JPS6310461B2 - - Google Patents
Info
- Publication number
- JPS6310461B2 JPS6310461B2 JP58081168A JP8116883A JPS6310461B2 JP S6310461 B2 JPS6310461 B2 JP S6310461B2 JP 58081168 A JP58081168 A JP 58081168A JP 8116883 A JP8116883 A JP 8116883A JP S6310461 B2 JPS6310461 B2 JP S6310461B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- memory
- buffer memory
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は主メモリとバツフアメモリとがストア
イン方式により管理されている記憶システムにお
けるバツフアメモリ制御方式に関するもので、特
に、ブロツクロード時に障害を検出した場合のバ
ツフアメモリ制御方式に関するものである。
イン方式により管理されている記憶システムにお
けるバツフアメモリ制御方式に関するもので、特
に、ブロツクロード時に障害を検出した場合のバ
ツフアメモリ制御方式に関するものである。
（従来技術）
従来、この種のバツフアメモリ方式において
は、バツフアメモリ内にメモリアクセス装置から
アクセス要求された要求データが存在しなかつた
場合には、主メモリから上記要求データを含むブ
ロツクデータがバツフアメモリの内部にブロツク
ロードされる。この際、主メモリの内部に記憶さ
れている該当ブロツクの内部の要求データ以外の
データに障害を検出した場合には、上記メモリア
クセス装置からのアクセス要求は障害データへの
アクセス要求として処理されてしまい、アクセス
要求した要求データに障害がなかつたにもかかわ
らず、ブロツクロード動作が生じたために、要求
データは障害データ扱いをされてしまつて、シス
テムとしての信頼度を低下させてしまうという欠
点があつた。
は、バツフアメモリ内にメモリアクセス装置から
アクセス要求された要求データが存在しなかつた
場合には、主メモリから上記要求データを含むブ
ロツクデータがバツフアメモリの内部にブロツク
ロードされる。この際、主メモリの内部に記憶さ
れている該当ブロツクの内部の要求データ以外の
データに障害を検出した場合には、上記メモリア
クセス装置からのアクセス要求は障害データへの
アクセス要求として処理されてしまい、アクセス
要求した要求データに障害がなかつたにもかかわ
らず、ブロツクロード動作が生じたために、要求
データは障害データ扱いをされてしまつて、シス
テムとしての信頼度を低下させてしまうという欠
点があつた。
（発明の目的）
本発明の目的は、ストアイン方式のバツフアメ
モリ制御方式においてメモリアクセス装置からア
クセス要求された要求データがバツフアメモリの
内部に存在しなかつた時には、主メモリから要求
データを含むブロツクデータをバツフアメモリに
ブロツクロードする際に、ブロツクデータに含ま
れた要求データ以外のデータに障害があつた場合
には、上記メモリアクセス装置からのアクセス要
求が読出し要求であれば主メモリからのブロツク
データをバツフアメモリの内部に格納した後、読
出し要求された要求データをメモリアクセス装置
に転送し、バツフアメモリ内の該当ブロツクデー
タを無効にするための手段であつて、且つ、アク
セス要求が書込み要求であれば主メモリからのブ
ロツクデータと書込み要求に伴なう書込みデータ
とをマージしてバツフアメモリ内に書込み、その
後、バツフアメモリの内部の該当ブロツクデータ
を主メモリに書込み、さらにバツフアメモリの内
部の該当ブロツクデータを無効にするための手段
とを設けることにより上記欠点を解決し、ブロツ
クデータ内のアクセス要求された要求データに障
害がなければ他のデータに障害を検出しても上記
メモリアクセス装置からのアクセス要求は正常に
処理され、システムとしての信頼度を向上させる
ように構成したバツフアメモリ制御方式を提供す
ることにある。
モリ制御方式においてメモリアクセス装置からア
クセス要求された要求データがバツフアメモリの
内部に存在しなかつた時には、主メモリから要求
データを含むブロツクデータをバツフアメモリに
ブロツクロードする際に、ブロツクデータに含ま
れた要求データ以外のデータに障害があつた場合
には、上記メモリアクセス装置からのアクセス要
求が読出し要求であれば主メモリからのブロツク
データをバツフアメモリの内部に格納した後、読
出し要求された要求データをメモリアクセス装置
に転送し、バツフアメモリ内の該当ブロツクデー
タを無効にするための手段であつて、且つ、アク
セス要求が書込み要求であれば主メモリからのブ
ロツクデータと書込み要求に伴なう書込みデータ
とをマージしてバツフアメモリ内に書込み、その
後、バツフアメモリの内部の該当ブロツクデータ
を主メモリに書込み、さらにバツフアメモリの内
部の該当ブロツクデータを無効にするための手段
とを設けることにより上記欠点を解決し、ブロツ
クデータ内のアクセス要求された要求データに障
害がなければ他のデータに障害を検出しても上記
メモリアクセス装置からのアクセス要求は正常に
処理され、システムとしての信頼度を向上させる
ように構成したバツフアメモリ制御方式を提供す
ることにある。
（発明の構成）
本発明は主メモリとバツフアメモリとを備え、
主メモリとバツフアメモリとがストアイン方式に
より管理されている記憶システムにおけるバツフ
アメモリ制御方式を改良したものである。
主メモリとバツフアメモリとがストアイン方式に
より管理されている記憶システムにおけるバツフ
アメモリ制御方式を改良したものである。
本発明において、バツフアメモリ制御方式は判
断のための手段を備えて実現されている。
断のための手段を備えて実現されている。
判断のための手段は、バツフアメモリの内部に
メモリアクセス装置からアクセス要求された要求
データが存在しなかつた時には、主メモリから上
記要求データを含むブロツクデータをバツフアメ
モリの置換対象ブロツクにブロツクロードする際
に、ブロツクデータに含まれた要求データ以外の
データに障害を検出した場合には、メモリアクセ
ス装置からのアクセス要求が読出し要求であれ
ば、ブロツクデータに含まれた要求データをメモ
リアクセス装置に転送すると共に、バツフアメモ
リの内部の置換対象ブロツクを無効にするための
ものである。
メモリアクセス装置からアクセス要求された要求
データが存在しなかつた時には、主メモリから上
記要求データを含むブロツクデータをバツフアメ
モリの置換対象ブロツクにブロツクロードする際
に、ブロツクデータに含まれた要求データ以外の
データに障害を検出した場合には、メモリアクセ
ス装置からのアクセス要求が読出し要求であれ
ば、ブロツクデータに含まれた要求データをメモ
リアクセス装置に転送すると共に、バツフアメモ
リの内部の置換対象ブロツクを無効にするための
ものである。
判断のための手段は、さらにメモリアクセス装
置からのアクセス要求が書込み要求であれば、上
記ブロツクデータとアクセス要求に伴う書込みデ
ータとをマージしてバツフアメモリの置換対象ブ
ロツクに書込み、その後、置換対象ブロツクに含
まれたブロツクデータを主メモリに書込むと共
に、置換対象ブロツクを無効化するためのもので
ある。
置からのアクセス要求が書込み要求であれば、上
記ブロツクデータとアクセス要求に伴う書込みデ
ータとをマージしてバツフアメモリの置換対象ブ
ロツクに書込み、その後、置換対象ブロツクに含
まれたブロツクデータを主メモリに書込むと共
に、置換対象ブロツクを無効化するためのもので
ある。
（実施例）
次に、本発明について一実施例を示して説明す
る。第１図は本発明によるバツフアメモリ制御方
式を実現するための装置の構成の一実施例を示す
図である。第１図において装置は主メモリ１とバ
ツフアメモリ２と、メモリアクセス装置３と、制
御部４とを具備したものである。バツフアメモリ
２は主メモリアドレスや制御情報などを蓄えるた
めのアドレスアレイ部１０と、データを格納する
ためのデータアレイ部２０とから成る。アドレス
アレイ部１０の制御情報には、アドレスアレイ部
１０に蓄えている主メモリアドレスに対応するブ
ロツクデータが、データアレイ部２０に格納され
ているか否かを示す情報が含まれている。この情
報をＶビツトと呼ぶ。このＶビツトの値が１の時
には、主メモリアドレスに対応するブロツクデー
タがデータアレイ部２０に格納されていることを
示し、Ｖビツトの値が０であれば、対応するデー
タが存在しないことを示す。上記アドレスアレイ
部１０の主メモリアドレスはブロツクアドレスで
あり、データアレイ部２０のデータはブロツクデ
ータである。また、主メモリ１とバツフアメモリ
２との間はストアイン方式で制御されている。
る。第１図は本発明によるバツフアメモリ制御方
式を実現するための装置の構成の一実施例を示す
図である。第１図において装置は主メモリ１とバ
ツフアメモリ２と、メモリアクセス装置３と、制
御部４とを具備したものである。バツフアメモリ
２は主メモリアドレスや制御情報などを蓄えるた
めのアドレスアレイ部１０と、データを格納する
ためのデータアレイ部２０とから成る。アドレス
アレイ部１０の制御情報には、アドレスアレイ部
１０に蓄えている主メモリアドレスに対応するブ
ロツクデータが、データアレイ部２０に格納され
ているか否かを示す情報が含まれている。この情
報をＶビツトと呼ぶ。このＶビツトの値が１の時
には、主メモリアドレスに対応するブロツクデー
タがデータアレイ部２０に格納されていることを
示し、Ｖビツトの値が０であれば、対応するデー
タが存在しないことを示す。上記アドレスアレイ
部１０の主メモリアドレスはブロツクアドレスで
あり、データアレイ部２０のデータはブロツクデ
ータである。また、主メモリ１とバツフアメモリ
２との間はストアイン方式で制御されている。
以上の説明にもとづいて上記構成における動作
を説明する。メモリアクセス装置３からバツフア
メモリ２に対してアクセス要求すると、要求デー
タがバツフアメモリ２にあるか否かがアドレスア
レイ部１０のＶビツト、および主メモリアドレス
によつて判断される。この判断のための手段で
は、アドレスアレイ部１０の主メモリアドレスと
メモリアクセス装置３からのメモリアドレスとを
比較し、さらにアドレスアレイ部１０のＶビツト
の値が１であるか否かを判断する。ここで、メモ
リアドレスが一致し、さらにＶビツトの値が１で
あれば、メモリアクセス装置３からの要求データ
がデータアレイ部２０に格納されていることを示
し、メモリアドレスの不一致、あるいはＶビツト
の値が０の場合には、要求データアレイ部２０に
存在しないことを示している。
を説明する。メモリアクセス装置３からバツフア
メモリ２に対してアクセス要求すると、要求デー
タがバツフアメモリ２にあるか否かがアドレスア
レイ部１０のＶビツト、および主メモリアドレス
によつて判断される。この判断のための手段で
は、アドレスアレイ部１０の主メモリアドレスと
メモリアクセス装置３からのメモリアドレスとを
比較し、さらにアドレスアレイ部１０のＶビツト
の値が１であるか否かを判断する。ここで、メモ
リアドレスが一致し、さらにＶビツトの値が１で
あれば、メモリアクセス装置３からの要求データ
がデータアレイ部２０に格納されていることを示
し、メモリアドレスの不一致、あるいはＶビツト
の値が０の場合には、要求データアレイ部２０に
存在しないことを示している。
ここで、メモリアクセス装置３からのアクセス
要求に対する要求データがデータアレイ部２０に
格納されている場合をブロツクヒツトと言い、要
求データがデータアレイ部２０に存在しなかつた
場合をブロツクミスヒツトと云う。
要求に対する要求データがデータアレイ部２０に
格納されている場合をブロツクヒツトと言い、要
求データがデータアレイ部２０に存在しなかつた
場合をブロツクミスヒツトと云う。
本発明はブロツクミスヒツトの場合のブロツク
ロードを改良したものである。一般に、ブロツク
ミスヒツトの場合のブロツクロードにおいては、
主メモリ１とバツフアメモリ２との間のインタフ
エース信号線１０１の信号線本数の省略化によ
り、ひとつのブロツクの転送を複数回繰返して行
う。本説明では１ブロツクを64バイトとして、４
回の転送によりブロツクロードを行うものとす
る。すなわち、１ブロツクを16バイトごとに４回
転送することによりブロツクロードを行う。メモ
リアクセス装置３からアクセス要求された16バイ
トの要求データがブロツクミスヒツトとなると、
制御部４は主メモリ１に対して要求データを含む
64バイトのブロツクデータを、４回の転送を通し
て、バツフアメモリ２の内部の置換対象ブロツク
に格納する。ここで、バツフアメモリ２に空きブ
ロツクがあればその空きブロツクを置換対象ブロ
ツクとして第１の検出手段により検出しバツフア
メモリ２に空きブロツクがなければ最も以前に参
照されたブロツクを主メモリ上にスワツプアウト
し、そのスワツプアウトの対象になつたブロツク
を置換対象ブロツクとして第２の検出手段により
検出し、いわゆるLRU（Least Recently Used）
方式により制御される。また、一般にバツフアメ
モリ２への転送されるブロツクデータのうち、性
能上の観点から要求データが最初に転送の対象と
なる。したがつて、２回目以降に転送されるデー
タは、アクセス要求された要求データではない。
ここで、メモリアクセス装置３からのアクセス要
求が読出し要求であると、最初に転送されてきた
16バイトデータに障害がなければ置換対象ブロツ
クに書込むと共に、メモリアクセス装置３にイン
タフエース信号線１０２を介して要求データを転
送する。その後、２回目以降に転送されてくるデ
ータを順次置換対象ブロツクに書込んでゆき、64
バイトすべてのブロツクデータを書込み終える
と、２回目以降の転送データに検出されなかつた
場合には、アドレスアレイ部１０のＶビツトの値
を１にセツトし、障害を検出したならばＶビツト
の値を０にセツトする。
ロードを改良したものである。一般に、ブロツク
ミスヒツトの場合のブロツクロードにおいては、
主メモリ１とバツフアメモリ２との間のインタフ
エース信号線１０１の信号線本数の省略化によ
り、ひとつのブロツクの転送を複数回繰返して行
う。本説明では１ブロツクを64バイトとして、４
回の転送によりブロツクロードを行うものとす
る。すなわち、１ブロツクを16バイトごとに４回
転送することによりブロツクロードを行う。メモ
リアクセス装置３からアクセス要求された16バイ
トの要求データがブロツクミスヒツトとなると、
制御部４は主メモリ１に対して要求データを含む
64バイトのブロツクデータを、４回の転送を通し
て、バツフアメモリ２の内部の置換対象ブロツク
に格納する。ここで、バツフアメモリ２に空きブ
ロツクがあればその空きブロツクを置換対象ブロ
ツクとして第１の検出手段により検出しバツフア
メモリ２に空きブロツクがなければ最も以前に参
照されたブロツクを主メモリ上にスワツプアウト
し、そのスワツプアウトの対象になつたブロツク
を置換対象ブロツクとして第２の検出手段により
検出し、いわゆるLRU（Least Recently Used）
方式により制御される。また、一般にバツフアメ
モリ２への転送されるブロツクデータのうち、性
能上の観点から要求データが最初に転送の対象と
なる。したがつて、２回目以降に転送されるデー
タは、アクセス要求された要求データではない。
ここで、メモリアクセス装置３からのアクセス要
求が読出し要求であると、最初に転送されてきた
16バイトデータに障害がなければ置換対象ブロツ
クに書込むと共に、メモリアクセス装置３にイン
タフエース信号線１０２を介して要求データを転
送する。その後、２回目以降に転送されてくるデ
ータを順次置換対象ブロツクに書込んでゆき、64
バイトすべてのブロツクデータを書込み終える
と、２回目以降の転送データに検出されなかつた
場合には、アドレスアレイ部１０のＶビツトの値
を１にセツトし、障害を検出したならばＶビツト
の値を０にセツトする。
メモリアクセス装置３からのアクセス要求が書
込み要求であると、最初に転送されてきた16バイ
トのデータに障害がなければ、アクセス要求に伴
う書込みデータを置換対象ブロツクに書込み、メ
モリアクセス装置３に対して書込み終了をインタ
フエース信号線１０２を介して報告する。その
後、２回目以降に転送されてくるデータを順次、
置換の対象となるブロツクに書込む。64バイトの
すべてのブロツクデータを書込み終えると、２回
目以降の転送データに障害が検出されなかつた場
合には、アドレスアレイ部１０のＶビツトの値を
１にセツトし、Ｅビツトの値を０にセツトする。
この場合、障害を検出したならばＶビツトの値を
１にセツトし、Ｅビツトの値を１にセツトした
後、上記置換の対象となるブロツクのブロツクデ
ータを主メモリ１にスワツプアウトする。この
際、Ｅビツトの値が１であることにより、スワツ
プアウト動作に伴うブロツクデータの障害の検出
は抑止される。この障害ブロツクデータのスワツ
プアウト動作の終了と共に、Ｖビツトの値は０に
セツトされ、Ｅビツトの値は０にセツトされる。
再び、メモリアクセス装置３からのアクセス要求
が行われた場合には、Ｅビツトの値が１であるブ
ロツクデータへのアクセス要求であれば、Ｅビツ
トの値が０になるまで待たされることになり、性
能の低下を招くことになりかねない。従つて、こ
の障害ブロツクデータのスワツプアウト動作は、
上記ブロツクワードの動作の終了後に直ちに行う
必要がある。
込み要求であると、最初に転送されてきた16バイ
トのデータに障害がなければ、アクセス要求に伴
う書込みデータを置換対象ブロツクに書込み、メ
モリアクセス装置３に対して書込み終了をインタ
フエース信号線１０２を介して報告する。その
後、２回目以降に転送されてくるデータを順次、
置換の対象となるブロツクに書込む。64バイトの
すべてのブロツクデータを書込み終えると、２回
目以降の転送データに障害が検出されなかつた場
合には、アドレスアレイ部１０のＶビツトの値を
１にセツトし、Ｅビツトの値を０にセツトする。
この場合、障害を検出したならばＶビツトの値を
１にセツトし、Ｅビツトの値を１にセツトした
後、上記置換の対象となるブロツクのブロツクデ
ータを主メモリ１にスワツプアウトする。この
際、Ｅビツトの値が１であることにより、スワツ
プアウト動作に伴うブロツクデータの障害の検出
は抑止される。この障害ブロツクデータのスワツ
プアウト動作の終了と共に、Ｖビツトの値は０に
セツトされ、Ｅビツトの値は０にセツトされる。
再び、メモリアクセス装置３からのアクセス要求
が行われた場合には、Ｅビツトの値が１であるブ
ロツクデータへのアクセス要求であれば、Ｅビツ
トの値が０になるまで待たされることになり、性
能の低下を招くことになりかねない。従つて、こ
の障害ブロツクデータのスワツプアウト動作は、
上記ブロツクワードの動作の終了後に直ちに行う
必要がある。
（発明の効果）
本発明は以上説明したように、ストアイン方式
のバツフアメモリ制御においてブロツクミスヒツ
トした時のブロツクロード動作において後続のリ
プライデータに障害が存在する場合には、アクセ
ス要求が読出し要求であればアドレスアレイ部の
Ｖビツトの値を０にセツトし、書込み要求であれ
ばＶビツトの値を１にセツトすると共に、Ｅビツ
トの値を１にセツトした後、データアレイ部に書
込んだブロツクデータを読出し、主メモリにスワ
ツプアウトすると共に、Ｖビツトの値を０にセツ
トし、さらにＥビツトの値を０にセツトするよう
に構成することにより、アクセスしたデータ以外
のデータの障害を無視でき、システムとしての信
頼度が向上すると云う効果がある。
のバツフアメモリ制御においてブロツクミスヒツ
トした時のブロツクロード動作において後続のリ
プライデータに障害が存在する場合には、アクセ
ス要求が読出し要求であればアドレスアレイ部の
Ｖビツトの値を０にセツトし、書込み要求であれ
ばＶビツトの値を１にセツトすると共に、Ｅビツ
トの値を１にセツトした後、データアレイ部に書
込んだブロツクデータを読出し、主メモリにスワ
ツプアウトすると共に、Ｖビツトの値を０にセツ
トし、さらにＥビツトの値を０にセツトするよう
に構成することにより、アクセスしたデータ以外
のデータの障害を無視でき、システムとしての信
頼度が向上すると云う効果がある。
第１図は、本発明によるバツフアメモリ制御方
式を実現するための構成の一実施例を示すブロツ
ク図である。 １…主メモリ、２…バツフアメモリ、３…メモ
リアクセス装置、４…制御部、１０…アドレスア
レイ部、２０…データアレイ部、１０１〜１０３
…信号線。
式を実現するための構成の一実施例を示すブロツ
ク図である。 １…主メモリ、２…バツフアメモリ、３…メモ
リアクセス装置、４…制御部、１０…アドレスア
レイ部、２０…データアレイ部、１０１〜１０３
…信号線。
Claims (1)
- １ 主メモリとバツフアメモリとを備え、前記主
メモリと前記バツフアメモリとがストアイン方式
により管理されている記憶システムにおいて、前
記バツフアメモリ内にメモリアクセス装置からア
クセス要求された要求データが存在しなかつた時
には、前記主メモリから前記要求データを含むブ
ロツクデータを前記バツフアメモリの置換対象ブ
ロツクにブロツクロードする際に、ブロツクデー
タに含まれた前記要求データ以外のデータに障害
を検出した場合には、前記メモリアクセス装置か
らのアクセス要求が読出し要求であれば、前記ブ
ロツクデータに含まれた前記要求データを前記メ
モリアクセス装置に転送すると共に前記バツフア
メモリの内部の前記置換対象ブロツクを無効にす
るための手段であつて、且つ前記メモリアクセス
装置からの前記アクセス要求が書込み要求であれ
ば、前記ブロツクデータと前記アクセス要求に伴
う書込みデータとをマージして前記バツフアメモ
リの置換対象ブロツクに書込み、その後、前記置
換対象ブロツクに含まれた前記ブロツクデータを
前記主メモリに書込むと共に、前記置換対象ブロ
ツクを無効化するための手段を具備して構成した
ことを特徴とするバツフアメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081168A JPS59207097A (ja) | 1983-05-10 | 1983-05-10 | バツフアメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081168A JPS59207097A (ja) | 1983-05-10 | 1983-05-10 | バツフアメモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59207097A JPS59207097A (ja) | 1984-11-24 |
| JPS6310461B2 true JPS6310461B2 (ja) | 1988-03-07 |
Family
ID=13738924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58081168A Granted JPS59207097A (ja) | 1983-05-10 | 1983-05-10 | バツフアメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59207097A (ja) |
-
1983
- 1983-05-10 JP JP58081168A patent/JPS59207097A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59207097A (ja) | 1984-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1124888A (en) | Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| US4466059A (en) | Method and apparatus for limiting data occupancy in a cache | |
| US4500954A (en) | Cache bypass system with post-block transfer directory examinations for updating cache and/or maintaining bypass | |
| US5249284A (en) | Method and system for maintaining data coherency between main and cache memories | |
| US5751990A (en) | Abridged virtual address cache directory | |
| KR20180123625A (ko) | 하이브리드 메모리에서 쓰기 및 플러시 지원을 위한 시스템 및 방법 | |
| JPH0668735B2 (ja) | キヤツシユメモリ− | |
| US6782452B2 (en) | Apparatus and method for processing data using a merging cache line fill to allow access to cache entries before a line fill is completed | |
| JPH0253813B2 (ja) | ||
| JP3236287B2 (ja) | マルチプロセッサシステム | |
| US5586290A (en) | Cache system of external storage device | |
| US4419725A (en) | Cache/disk subsystem with tagalong copy | |
| JPH11506850A (ja) | 多重レベルキャッシュシステムにおけるキャッシュ・スヌーピング・オーバヘッドを減少するための方法および装置 | |
| EP0474450A2 (en) | Processor system with improved memory transfer means | |
| JPH04237349A (ja) | キャッシュメモリシステムおよびキャッシュメモリコントローラ | |
| EP0173909B1 (en) | Look-aside buffer least recently used marker controller | |
| JPH04336641A (ja) | 処理システムにおける使用のためのデータキャッシュおよび方法 | |
| JPH044617B2 (ja) | ||
| JPH08137753A (ja) | ディスクキャッシュ装置 | |
| JPS60701B2 (ja) | デ−タ処理装置 | |
| JPS59207097A (ja) | バツフアメモリ制御方式 | |
| US6397295B1 (en) | Cache mechanism for shared resources in a multibus data processing system | |
| JPH0210446A (ja) | バッファ記憶装置 | |
| JPS6343774B2 (ja) |