JPS6343774B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はバツフアメモリ及び主記憶装置に対
する書込要求を貯蔵するストアバツフアを有する
情報処理装置に関する。

＜従来技術＞ バツフアメモリを有する情報処理装置では、そ
の処理装置の演算処理部からの命令読出及びオペ
ランドの読出、書込などデータの読出、書込に対
してバツフアメモリをアクセスする。バツフアメ
モリが存在しない場合は、バツフアメモリに比し
て低速大容量の主記憶装置を常にアクセスするた
め、アクセスタイムが大きく性能の向上は見込め
ない。

演算処理部から読出要求があつた場合、バツフ
アメモリをアクセスし、所望のデータが存在すれ
ばそこから直接データを取出せばよく、低速な主
記憶装置を起動するのはバツフアメモリに所望の
データがなく、その所望のデータを含む１ブロツ
クのデータを主記憶装置からバツフアメモリへ転
送する時だけである。

演算処理部からの書込要求に対しては、バツフ
アメモリは主記憶装置の写しであつて、バツフア
メモリと主記憶装置間のデータ内容に不一致を生
じさせないため、バツフアメモリに書込動作を行
なうと同時に主記憶装置にも同じデータを書込む
方法が用いられ、これはストアスルーと呼ばれ
る。即ち、書込動作では必ず低速な主記憶装置を
起動する必要があつた。

これを避けるべく、演算処理部から書込要求が
あつた場合は、とりあえずバツフアメモリに書込
動作を行なうにとどめ、適当な時期例えばバツフ
アメモリの１ブロツクの置換が必要になつたとき
に、置換の対象のブロツクが書替えられていれば
そのブロツクを主記憶装置に書込む方法もある。
この方法はストアインと呼ばれているが、複数の
情報処理装置が主記憶装置のメモリエリアを共有
するシステムでは、主記憶装置とバツフアメモリ
のデータの同期が難しい。即ち、主記憶装置に対
し、１ブロツクの読出要求を行なつた場合、他の
情報処理装置のバツフアメモリに対し最新のデー
タの有無を常に確認する必要がある。以上から現
在実施されている書込方式のほとんどはストアス
ルー方式である。

バツフアメモリへの書込動作は、その制御及び
使用するRAM（ランダムアクセスメモリ）素子
の特性上、読出動作に比較して多くの時間を要す
る。即ち、書込動作は読出動作に比べてそのサイ
クルタイムが大きい。また、前記ストアスルー方
式ではバツフアメモリと主記憶装置に同時に書込
む必要があり、主記憶装置が書込要求を受付ける
ことができない場合は情報処理装置の処理を一時
停止せざるを得ない。

以上の問題を解決するため、情報処理装置内に
演算処理部からの書込要求を保持しておくストア
バツフアを設け、書込要求はストアバツフアに格
納された時点でとりあえず動作を終了させ、演算
処理部から次の要求を受付ける。ストアバツフア
はバツフアメモリ、主記憶装置の空き時間を見つ
けて書込動作を実施する。ストアバツフアはバツ
フアメモリの一部として扱われ、演算処理部から
の読出要求に対しては当然参照の対象となる。

性能を高めるためには、演算処理部に対して読
出データをできる限り速く供給する必要がある。
これは読出要求によるストアバツフアの掃出しを
最小限に留める必要があることを示している。ま
た読出要求による所望のデータがバツフアメモリ
にもストアバツフアにも存在しない場合、ブロツ
ク転送を行なうが、ストアバツフアに同一ブロツ
ク内別アドレスの書込要求が存在する可能性があ
り、ブロツク転送終了迄ストアバツフアの掃出し
を止めるか同一ブロツクに遭遇した場合、バツフ
アメモリの登録を消去するかのいずれかの処置が
必要であり、これが実施されている。

＜発明の概要＞ この発明はバツフアメモリとストアバツフアを
備えた情報処理装置において、ストアバツフアと
バツフアメモリの間の制御を容易にし、読出、書
込動作の性能を最大限にひき出すことを目的とし
ている。

この発明によれば、主記憶装置と接続され、主
記憶装置の記憶内容の写しをブロツク単位で保持
するバツフアメモリと演算処理部を有する情報処
理装置において、演算処理部から主記憶装置及び
バツフアメモリに対し発生する書込要求を貯蔵し
ておくストアバツフアを備え、そのストアバツフ
アはストアバツフアに貯蔵されているすべての書
込アドレスと読出要求に付随する読出アドレスを
比較する手段を持ち、その比較手段はブロツク単
位で比較して一致を検出する第１比較手段と、ブ
ロツク幅より小さいあらかじめ設定されたデータ
幅単位で比較して一致を検出する第２比較手段か
らなり、またバツフアメモリは読出要求及び書込
要求に対しデータの有無をブロツク単位で比較し
て一致を検出する第３比較手段を持ち、読出要求
に対しバツフアメモリとストアバツフアの両方を
索引し、３つの比較手段により実施例に示す動作
１から動作４の４つの動作を可能とする。

＜実施例＞ 以下、図面を参照してこの発明を説明する。

第１図を参照しよう、この発明が適用される情
報処理装置１は主記憶装置２に対してインタフエ
ース３を介して接続されている。この情報処理装
置１は演算処理部１１を備え、演算処理部１１は
読出、書込要求をアドレスを伴つた形でバツフア
メモリ１２及びストアバツフア１３に送出する。
書込データは演算処理部１１からストアバツフア
１３に与えられる。

この発明においては、ストアバツフア１３は、
演算処理部１１からの書込要求をバツフアメモリ
１２及び主記憶装置２に対して実行する前のステ
ージに配置する構成をとる。演算処理部１１から
の書込データは、通常、書込要求及びそれに付随
する書込アドレスよりも遅れて与えられることが
多く、前記のように配置することにより、その遅
れを吸収することができる。この構成をとつた場
合、読出要求に際しストアバツフア１３も索引の
対象となる。

第２図は第１図中のバツフアメモリ１２及びス
トアバツフア１３の詳細例を示す。第１図中のス
トアバツフア１３は第２図中の破線で示されたア
ドレス部１３―１、書込データ部１３―２に分け
られる。この実施例ではバツフアメモリ１２の１
ブロツクを64バイトとし、書込データ幅と読出デ
ータ幅及び第１図におけるインタフエース３のデ
ータ幅はすべて同じとし、これを８バイトとす
る。従つて主記憶装置２からバツフアメモリ１２
へのブロツク転送は８回転送となる。この情報処
理装置１はクロツク周期で動作し、１クロツク必
要とする場合1Tと呼び、２クロツク必要とする
場合2Tと呼び以下同様である。

読出要求に際し、読出アドレスは演算処理部１
１から第１切換回路４１を経てレジスタ（PA1）
３１にセツトされる。レジスタ３１にセツトされ
た読出アドレスは、バツフアメモリ１２のストレ
ージ部をアクセスする。このストレージ部はアド
レスアレイ２１（略してAA）及びデータアレイ
２２（略してDA）から成る。アドレスアレイ２
１は各ブロツクのデイレクトリ、データアレイ２
２は各ブロツクのデータをそれぞれ格納してい
る。アドレスアレイ２１に読出アドレスを含むブ
ロツクが存在するか否かを第３比較回路４６で一
致を検出することにより行ない、次のクロツクで
レジスタ（AHR）３６にセツトされる。

ストアバツフアアドレスレジスタ（STB―
ADR）２３は書込要求に付随する書込アドレス
を貯蔵しており、このSTB―ADR２３に貯蔵さ
れている全ての書込アドレスと入力された読出ア
ドレスとを第１比較回路４４及び第２比較回路４
５で比較され、これらの比較結果が次のクロツク
でそれぞれレジスタ（SHR1）３７及びレジスタ
（SHR2）３８にセツトされる。第１比較回路４
４はブロツク単位、即ち64バイト単位の比較を行
ない、第２比較回路４５は読出、書込データ幅で
ある８バイト単位の比較を行なう。

レジスタ（PA1）３１にセツトされた読出アド
レスは次のクロツクでレジスタ（PA2）３２に移
送され、第１〜第３比較回路４４〜４６の結果は
それぞれレジスタSHR1、SHR2及びAHRにセツ
トされる。また第３比較回路４６で一致が検出さ
れれば、読出アドレスで示される読出データ幅が
レジスタ（RDR）３４にセツトされる。

こゝで読出要求に対する動作を決定する。この
動作は次の４コのうちのいずれかである。

動作１：ストアバツフア１３に貯蔵されている
書込要求を掃出し、その後ブロツク転
送を行なう。

動作２：レジスタ（RDR）３４にセツトされ
た読出データを要求元の演算処理部１
１に送る。

動作３：ストアバツフア１３の掃出しを行なわ
ず、ブロツク転送を行なう。

動作４：ストアバツフア１３に貯蔵されている
書込要求を掃出し、その後バツフアメ
モリ１２を読出す。

読出要求に対する動作の決定はレジスタ
SHR1、SHR2及びAHRの内容によつて決定され
る。第３図に前記３つのレジスタ３６〜３８に対
する動作を示す。レジスタSHR1はブロツク単位
で比較して一致を検出する第１比較手段の結果が
格納され、第３図では一致が検出された場合
“Ｈ”、不一致の場合“Ｍ”で表わす。レジスタ
SHR2はあらかじめ設定された書込データ幅単位
の一致を検出する第２比較手段の結果が格納さ
れ、第３図における表現は同じである。レジスタ
AHRはバツフアメモリ１２に読出アドレスを含
むブロツクの存在の有無を示し、存在する場合
“Ｈ”、存在しない場合“Ｍ”で表わす。こゝで、
レジスタSHR2が“Ｈ”の場合、レジスタSHR1
は“Ｈ”であり、レジスタSHR1が“Ｍ”の場
合、レジスタSHR2も“Ｍ”である。

読出要求に対する処理が動作１に決定されるの
は論理式で表現すると、 SHR1・ であり、バツフアメモリ１２に所望のデータが存
在しないのでブロツク転送を行うべきであるが、
同一ブロツク内別アドレスに書込要求が存在する
ため、ストアバツフア１３の掃出しを行なつた後
ブロツク転送を行う場合である。これはブロツク
転送中のストアバツフア１３の掃出しに対する保
証となる。すなわち、ブロツク転送中にストアバ
ツフア１３の掃出しが行なわれると、バツフアメ
モリ１２に書込データが書込まれた後に、ブロツ
ク転送による古いデータによつて書替えられ、デ
ータ化けになる。

動作２に決定されるのは論理式で表現すると、 2・AHR であり、バツフアメモリ１２に所望のデータが存
在して、且つストアバツフア１３に同じアドレス
の書込要求が存在しない場合である。動作２では
バツフアメモリ１２から読出したデータが格納さ
れているレジスタRDRの内容を要求元の演算処
理部１１に送出する。

動作３に決定されるのは論理式で表現すると、 1・ であり、ブロツク転送要求を主記憶装置２に対し
発行する。

動作４に決定されるのは、論理式で表現する
と、 SHR2・AHR であり、バツフアメモリ１２及びストアバツフア
１３の両方に所望のデータが存在するが、ストア
バツフア１３の書込データが最新のため、ストア
バツフア１３を掃出し後、改めてバツフアメモリ
１２を読出す。

こゝで第２図に戻つてブロツク転送の動作説明
を行なう。レジスタPA2から主記憶装置２に対
し、ブロツク転送要求が発行されると、主記憶装
置２からの読出データを受取るために必要な情報
をバツフア（RZB）２５に格納しておく。主記
憶装置２から読出データが送られてくると、第３
切換回路４３を通してレジスタ（WDR）３５に
セツトされる。同じタイミングでバツフア
（RZB）２５に格納されている読出アドレスはレ
ジスタPA1にセツトされ、レジスタWDRの内容
はデータアレイ２２に書込まれるとともに第２切
換回路４２を通してレジスタ（RDR）３４にセ
ツトされ、要求元にリプライとして送出される。
この実施例では主記憶装置２からの読出しは１ブ
ロツク単位で８回転送である。

次に書込要求の動作説明を行なう。

演算処理部１１からの書込要求はその書込アド
レスがレジスタ（PA1）にセツトされ、次のクロ
ツクでSTB―ADR２３に格納される。ストアバ
ツフア１３の掃出しは書込アドレスをレジスタ
PA1にセツトし、以前レジスタPA1にセツトされ
ていたアドレスをレジスタ（BAR）３３に退避
する。そしてバツフアメモリ１２のアドレスアレ
イ２１を索引し、第３切較回路４６により書込ア
ドレスを含むブロツクが存在するか否かを調べ
る。クロツクを進めて結果をレジスタAHRにセ
ツトし、加えて書込アドレスはレジスタPA2にセ
ツトし、書込データはストアバツフアデータレジ
スタ（STB―WD）２４から第３切換回路４３を
経てレジスタWDRにセツトされる。

こゝで主記憶装置２に対する書込要求を発行
し、またレジスタAHRを調べて、書込アドレス
を含むブロツクが存在すればレジスタWDRの内
容をデータアレイ２２に書込む。

第４図にストアバツフア１３の掃出しに関する
タイムチヤートの一例を示す。ストアバツフア１
３には２つの書込要求S1、S2が存在するものと
し、タイミングt_pは掃出し以前の状態で、タイミ
ングt₁及びt₃でSTB―ADR２３からレジスタ
PA1に書込アドレスがセツトされて書込要求の実
行を行なう。書込要求S1はバツフアメモリ１２
にヒツトし、書込要求S2はミスヒツトした場合
である。

尚、ストアバツフア１３の掃出しの契機は、前
記読出要求による動作１及び動作４の場合に加え
てストアバツフア１３が満杯になつた場合及びレ
ジスタPA1が空きの場合もその対象である。

以上がこの発明の実施例に対する説明である。

ところでブロツク転送中のバツフアメモリの状
態はアドレスアレイ２１にデイレクトリを登録し
ているが、データアレイ２２に未だデータが用意
されていない不安定な状態である。加えてブロツ
ク転送は主記憶装置２にアクセスするためアクセ
スタイムが大きい。

しかし、この発明によればその空きを利用して
ストアバツフア１３の掃出しを行なつてもバツフ
アメモリ１２に矛盾をきたすことがない。例えば
主記憶装置２にブロツク転送要求を出して最初の
読出データが送られてくるまで10T及びアドレス
アレイ２１のデイレクトリ登録に2Tかかるとし、
ストアバツフア１３の容量を４エントリとすれ
ば、１回のブロツク転送の間にストアバツフア１
３の書込要求はすべて掃出し可能となる。

また、読出要求に際し、ストアバツフアからの
掃出しを最小限に留めることにより読出データの
遅れを防ぐことができる。

この発明によれば、ブロツク転送中のストアバ
ツフアの掃出しが容易に行なえ、また読出要求に
対するストアバツフアの掃出しを最小限に押さえ
読出データをはやく要求元に送出できるなどの効
果がある。

【図面の簡単な説明】

第１図はこの発明の情報処理装置の一例を示す
ブロツク図、第２図は第１図中のバツフアメモリ
及びストアバツフアの詳細例を示すブロツク図、
第３図は読出要求に対する動作を表現した図、第
４図はストアバツフアの掃出しの一例を示すタイ
ムチヤートである。 １：情報処理装置、２：主記憶装置、３：イン
タフエース、１１：演算処理部、１２：バツフア
メモリ、１３：ストアバツフア、１３―１：スト
アバツフアのアドレス部、１３―２：ストアバツ
フアの書込データ部、２１：アドレスアレイ、２
２：データアレイ、２３：STB―ADR、２４：
STB―WD、２５：バツフアRZB、３１〜３
８：レジスタ、４１〜４３：切換回路、４４〜４
６：比較回路。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置と接続され、その主記憶装置の記
   憶内容の写しをブロツク単位で保持するバツフア
   メモリを有する情報処理装置において、前記主記
   憶装置及び前記バツフアメモリへの書込要求を貯
   蔵しておくストアバツフアを備え、前記ストアバ
   ツフアは貯蔵されているすべての書込アドレスと
   読出要求に付随する読出アドレスとを比較する比
   較手段を持ち、前記比較手段はブロツク単位で比
   較して一致を検出する第１比較手段と、ブロツク
   幅より小さい予め設定されたデータ幅単位で比較
   して一致を検出する第２比較手段とを含み、前記
   バツフアメモリは読出要求及び書込要求に対しデ
   ータの有無をブロツク単位で比較して一致を検出
   する第３比較手段を有し、読出要求に対し前記バ
   ツフアメモリと前記ストアバツフアの両方を索引
   し、 前記第３比較手段で一致が検出されず、かつ前
   記第１比較手段で一致が検出されると、前記スト
   アバツフアに貯蔵されている書込要求を掃出した
   後、前記主記憶装置から前記バツフアメモリへブ
   ロツク転送する手段と、 前記第３比較手段で一致が検出され、かつ前記
   第２比較手段で一致が検出されないと、前記バツ
   フアメモリからデータを読出す手段と、 前記第３比較手段で一致が検出されず、かつ第
   １比較手段で一致が検出されないと、前記主記憶
   装置から前記バツフアメモリへデータをブロツク
   転送する手段と、 前記第３比較手段で一致が検出され、かつ前記
   第２比較手段で一致が検出されると、前記ストア
   バツフアに貯蔵されている書込要求を前記主記憶
   装置及び前記バツフアメモリに掃出しを行つた
   後、前記バツフアメモリからデータを読出す手段
   と、 を含むことを特徴とする情報処理装置。