JPS63106877A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は画像処理装置、例えば原画像情報に回転、変倍
等の線型変換処理を実行し、圧縮符号化して記憶さゼる
画像処理装置に関するものである。

「従来の技術］ 従来、画像情報に対する回転、変倍処理は、符号化さね
ていない生の画像データ（濃度データ）に対し行う方法
や、符号化されたデータを一度濃度データに復号して記
憶し、その後に上記処理を行うブ）法がとられていた。

この従来の画像処理装置を第７図に示す。

第７図において、１は画像データの入力装置、２は入力
装置１よりの画像データ（濃度データ）の回転処理や変
倍処理等の画像変換処理を行う変換装置、３は変換装Ｍ
２よりの変換画像データ（濃度データ）を記憶する画像
メモリ、４は画像メモリ３よりのＮｘＭ画素毎の画像デ
ータを符合化する変調器、５は変調器４．）：りの符号
を記憶するデータメモリ、８は切換スイッチである。

以上の構成において、入力装置１よりの画像データは適
時変換装習２にＪ：り必要な変換処理が施さね、変換デ
ータ１２としでスイッチ８を介して画像メモリ３に出力
され、ここムて格納される。

そして画像メ干り３が満杯となると、スイッチ８を変換
装置２より変調器４側に接続して、画像メモリ３より読
出さＪ］た画像データ１４は変調器４により順次符号１
６化さね、データメモリ５に書き込まれる。

以上を所定回数繰り返して、求める画像情報がデータメ
千り５に展開されることになる。

［発明が解決しようとする問題点］ しかし、従来は、変換処理された画像データ（濃度デー
タ）を記憶するために、大容量の画像メモリが必要であ
る。また符号化する処理を行うときには、入力装置ＩＪ
：りの画像データを中断して行わなければならず、途中
で入力装置１よりの画像データが中断できない場合等は
、更に大容量の画像メモリが必要であった。

また、この画像データの変換処理と、符号化処理は、実
時間で（リアルタイムで）行うことがてきないという欠
点があった。

［問題点を解決するための手段］ 本発明は」＝述の問題点に鑑み為されたもので、上述の
問題点を除去することを目的とし、この目的を達成する
一手段として本実施例は以下の構成を備える。

即ち、所定の量の画素框位で画像の変換処理を実行して
出力する変換手段と、該変換手段の変換情報を記憶する
第１の記憶手段と、該第１の記憶手段に所定画素単位分
の変換情報が記憶されたか否かを検出する検出手段と、
該検出手段の検出出力に従い、第１の記憶手段に記憶さ
れた所定画素骨の画像情報を圧縮符号化する符号化手段
と、該符号化手段の符号情報を順次記憶する第２の記憶
手段とを備える。

［作用］ 以上の構成において、画像の変換処理の実行と並行して
所定画素単位毎のデジタル画像情報化を実行し、第１の
記憶手段の記憶容量を少なくすることができる。

［実施例］ 以下、図面を参照して本発明に係る一実施例をｉｉ￥説
する。

第１図は本発明に係る一実施例のブロック図であり、第
７図と同扛構成には同一番号を付し、説明を省略する。

第１図において、６は主走査方向２×Ｎ本の画像２１度
データを蓄える帯状画像メ干す、７は変調器４の１度の
デジタル信号化に必要なＮＸＭ画素の濃度データが帯状
画像メ千り６に碧き込まね、変調器４の符合化タイミン
グを検知し、この符合化を制御するタイミング制御部で
ある。なお、図中８は人力装置１よりの画像データ、９
は入力装置１よりの同１（ＩＪ侶号１０は変換装置より
のアドレス信号、１１は変調器起動４８号である。

本実施例では、説明上の簡便さから、Ｎ＝Ｍ＝４とし、
４×４の１６画素による符合化が行われていると仮定す
る。

従って本実施例においては、バッファメモリなＮＸＭ画
素単位で制御することにより、変復調と画像変換処理を
並列同時に行うことを可能にしている。

次にタイミング制御部７の詳細構成を含む本実施例の詳
細ブロック図を第２図に示す。

第２図において、２１は変換装置２Ｊ：りのＮＸＭのブ
ロック内の位１η侶号３０から、ＮＸＭのブロック内の
右下の位置ど一致する信−号を選イＲして右下画素信号
３５として出力する比較器、２２は変換装置２よりの画
像アーク１２のブロック行アドレス信号３２と、フラグ
メモリ２４よりの出力信号３４より、帯状画像メモリ６
のメモリ行アドレス３３を演算出力するアドレス演算器
、２３はメモリ行アドレス３３が”　１　”であり、右
下画素信号３５がオンである時、その列に対応するフラ
グメモリ２４の内容を”　２　”加算（増加さゼる）す
るフラグ更新器２３である。２４は帯状画像メ壬り６中
の各ブロック毎に、ブロック内金てに画像データが書き
込まれたか否か（ブロック内のどこまで画像データが書
き込まれたか）を示す列毎のフラグを記憶しているフラ
グメモリであり、フラグメモリ２４には後述する帯状画
像メモリ６の２ブロック分のバッファメモリのアドレス
と、ブロック行アドレスとの差が格納されている。

以上の構成により成る本実施例の画像処理を以下に説明
する。

人力装置１より同期（８号９と共に出力される画像信号
８は変換装置２に入力され、変換装置２で回転、変倍、
８動等の画像変換処理を行い、画像データ１２、ブロッ
ク自位置信号３０．ブロック列アドレス３１、ブロック
行アドレス３２をそれぞれ出力する。そして、ブロック
内位ｒｆ１．　（ｇ号３０、ブロック列アドレス３１及
びアドレス演算器２２により演算された（本例では減算
及び２の剰余）メモリ行アドレス３３とにより特定され
る帯状画像メモリ６に画素データが書込まれる。そして
書込まれた画素データがブロックの右下への書込みであ
った時には、比較器２１より変調器４に起動がかけられ
、当該ブロックの画素データが符合化され、データメモ
リ５にリアルタイムで書込まれる。そして、フラグ更新
器２３はメモリ行アドレス３３及び右下画信号３５の出
力によりフラグメモリ２４書き換えタイミングと判断し
、フラグメモリ２４の書か換えを実行する。

本実施例における、変換装置２よりの回転変換処理実行
時の帯状画像メモリ６への書き込み、及びデータメ干り
５への碧き込み制御を以下に説明する。

第３図（Ａ）に示す如く３００回転さゼた場合と、第３
図（Ｂ）に示す如く４５０回転させた場合を例として説
明を行う。

変換装置２よりは各回転基準線である２４０線に最近似
するアドレスが出力さ引１、このアドレス信号に従って
帯状画像メモリ６に書込まれるわりであるが、本実施例
においては、３００回転の場合の帯状画像メモリ６内の
書込み位置と画素アドレス位置との関係を第４図（Ａ）
に、４５０回転の場合の関係を第４図（Ｂ）に示す。

第４図（Ａ）、（Ｂ）の２６．２７．２８゜２９の各折
ね線位置は、第３図（Ａ）、（Ｂ）の２６．２７，２８
，２９そ］］ぞれに対応した画素書込の順序を示してい
る。

図のブロック列、番号、及びブロック行番号は帯状画像
メ干り６内の各ブロックを指定するものであり、帯状画
像メ干り６（ζおいてはブロック列毎に制御が行わ］１
、碧き込みはブロックアドレス（ｉ＋１）行、（ｎ−１
）列にある画素から行ゎＪする。そしてその後は、第４
図（Ａ）、（■３）に２６で示す折れ線に従って行われ
る。

図示の如く、折ね線のパターンは、基本的に第３図（Ａ
）、（Ｂ）と同じであるか、第４図（Ａ）、（Ｂ）にお
いＣは、３画素口から４画素目に移る時に、ブロックア
ドレス列（ｎ　−１，）から列（ｎ）に移り、行アドレ
スも（ｉ）から（ｉ＋１）に移る。これに対して第３図
（Ａ）、（Ｂ）においては、列アドレスは（ｎ−ｔ）か
ら（ｎ）に移り、行アトｌ／スは（ｉ）で変らない。

また、第４図（Ａ）では、１１画素目と１２画素目にお
いても同様に、０行（ｎ＋１）列より１行（ｎ＋２）列
にＪ：Ｓいて遷（♀が行われる。この遷移のパターンは
、最初の折れ線パターンを変換する際において、必ず列
が変わる時にはバッファ第１ブロツクから書ぎ込みを行
うという論理で、最初のパターンを変換する時、リアル
タイムで求めてもにいし、あらかじめ決定して記憶する
ことも可能である。第４図（Ｂ）においては、ブロック
列の変わる毎にブロック行が変化する。

この走査のパターンは第５図（ａ）〜（ｈ）に丞ず金言
１８通りであり、第５図（ａ）〜（ｈ）の８つのパター
ンにおいていずれも最後に書き込みがなされるのは図の
右下の画素である。従って比較器２１において、この右
下の画素が書き込ま」］たかを調へ、この画素の書き込
みが終了すれば当該ブロック全ての書゛き込みが終了し
たため、変調器４を起動してこのブロックの画素データ
に対する符合化のための変調を行う。

なお、第４図（Ａ）のブロック列（ｎ−１）においては
、変換処理におい”〔右］位置１ｏへの画素書き込みが
なされないこともあるか１．二のＪ二うなブロックにつ
いては、全ての連続的な変換処理が終了した時点でごわ
ら未変調で残さねたブロックの画素データ群についても
変調処理を実（ｊし、結果を対応するデータメ干す５に
書き込めばよい。

これらのブロックへの書込みが終了したか否かを確実に
制御するために、列毎のフラグをフラグメ（り内に設け
、各ブロックの書き込み終ｒ状態を制御する。このフラ
グメ干り２４と、帯状画像メモリ６との関係を第６図（
Ａ）、（Ｂ）に示す。

第６図（Ａ）は第４図（Ａ）のライン２６に従って画素
を岩き込んだ場合を、第６図（Ｂ）は第５図（Ａ）のラ
イン２８の画素データを上書ぎした状態を示している。

帯状画像メ壬り６のブロックの（ｋ行１．ｊ列）内の画
素データは ブロックｍ　ｏ　ａ　２　（Ｋ　−Ｆ　（ｊ　）　）行
、ｊ列の対応する位置に書Ｎ込まわる。

但し、ｍｏｄ２　（ｋ）は、ｋが偶数の時には”　ｏ　
”　、奇数の時には１゛′を出力する関数である。

第６図（Ａ）においＣ１（０行、（ｎ−１）列）、（０
行、（ｎ＋１）列）のブロックでは、右下の画素の書き
込みが成さねているため、当該ブロックについでの符合
化がなさね、これらは（ｉ行、（ｎ−ｔ）列）、（（ｊ
−１）行。

（ｎ−１）列）の画像ブロックのデータとしてデータメ
干り５内じ記憶される。

この様にして帯状画像メモリ６への古込みが進行し、第
４図（Ａ）の折ｉ１線２８が書き込まわる時には、ブロ
ックの（１行、ｎ列）において右下の画素に書き込みが
行われるため、当該ブロック内の各画素データの変調器
４による変調が行われ、（ｉ行、ｎ列）の画像ブロック
のデータと１゜てデータメモリ５内に記憶される。

このデータメモリ５内への書き込みは、帯状画像メモリ
６のブロックが（ｊ行、ｎ列）とすると、［（Ｆ　（ｎ
）　＋ｊ　）行、ｎ列］の位置に記憶される。ここでＪ
−１であればＦ　（ｎ）を更新する。

このＦ（ｎ）の更新はＦ　（ｎ）　＝Ｆ　（ｎ）→−２
として行われる。

この様に制御することにより、リアルタイムで画像デー
タの変換処理及び符合化変調処理が行える。

以上では、画素データとして濃度データを採用していた
が、これはブロック単位で符合化されたデータに対応し
て用いていただけで、画素単位の輝度データまたカラー
信号などでもよく、また、画素東位で符合化されたデー
タでもよい。

更に、実際の回路構成では帯状画像メモリを３行ブロッ
ク分持ち、１ブロック分を符合化の際の中間結果を保存
することも可能である。この時、アドレス演算器２２、
フラグ更新器２３の構成が各々減算後３の剰余をとる回
路、３を加算する回路と変更さＪ］ることも考えられ、
この何行分のバッファを必要とするかも変調器４と変換
装置２とのｆＩＬ力差によって変化することができる。

以上説明した様に本実施例によれば、容量の帯状のバッ
ファメモリ６を設けることで、ブロック単位で符合化を
行って記憶するデータメモリ５に対し、画像の回転・変
倍等の処理を行うことが可能となった。また、ブロック
単位に符合化を行ってよいことを検知する検知器を３０
：　Ｉ−Ｊることで、ラスク状に入力される画像情報を
リアルタイムに変換処理し記憶することが可能となった
。

［発明の効果］ 以」二説明した様に本発明に、Ｊ：わば、画像情報の高
速かつリアルタイムでの変換処理及び記憶を行うことが
できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
第１図のタイミング制御部の詳細構成を示すブロック図
、 第３図（Ａ）、（Ｂ）は変換装置による画像回転処理を
説明する図、 第４図（Ａ）、（Ｂ）は本実施例の帯状画像メモリへの
画素記憶制御を説明する図、 第５図（ａ、　）〜（ｈ）はブロック内への画像データ
書き込み制御を示す図、 第６図（Ａ）、（Ｂ）はフラグメモリの状態遷移図、 第７図は従来の画像処理装置のブロック図である。 図中、１・・・人力装置、２・・・変換装置、３・・・
画像メモリ、４・・・変調器、５・・・データメモリ、
６・・・帯状画像メモリ、７・・・タイミング制御部、
８・・・スイッチ、２１・・・比較器、２２・・・アド
レス演算器、２３・・・フラグ更新器、２４・・・フラ
グメモリである。 第１図 第５図 ７１−”Ｌ又（夕）υ　ｎ−１ｎ　　　　　ｎ士Ｉ　　
　　ｎ＋２了ト″レス（Ｊ’Ｊ）　　　　”−１ｎ　　
　　　　ｎ十ｌ　　　　ｒｌｉ−２第６図　　（Ｂ）

Claims (3)

【特許請求の範囲】
1. （１）所定の量の画素単位で画像の変換処理を実行して
   出力する変換手段と、該変換手段の変換情報を記憶する
   第１の記憶手段と、該第１の記憶手段に所定画素単位分
   の前記変換情報が記憶されたか否かを検出する検出手段
   と、該検出手段の検出出力に従い前記第１の記憶手段の
   前記所定画素分の画像情報を圧縮符号化する符号化手段
   と、該符号化手段の符号情報を順次記憶する第２の記憶
   手段とを備えることを特徴とする画像処理装置。
2. （２）所定画素単位をＮ×Ｍ（Ｎ、Ｍは自然数）画素単
   位とし、第１の記憶手段は２×Ｎ本のラインバッファメ
   モリとすることを特徴とする特許請求の範囲第１項に記
   載の画像処理装置。
3. （３）検出手段は所定画素単位中の特定の位置に変換情
   報が書き込まれたか否かにより検出することを特徴とす
   る特許請求の範囲第１項又は第２項に記載の画像処理装
   置。