JPS63111480A

JPS63111480A - 波形パタ−ン発生方式

Info

Publication number: JPS63111480A
Application number: JP61257596A
Authority: JP
Inventors: Ryohei Kamiya; 亮平神谷; Nobuo Motoki; 本木　伸男
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1986-10-29
Filing date: 1986-10-29
Publication date: 1988-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、各種の波形パターンを発生する波形パター
ン発生方式に関し、さらに詳しくはＩＣテスターのテス
トデバイスの端子に供給する波形パターンのスキュー補
正の改良に関する。

［従来の技術］ＩＣ検査システムにおいては、ＩＣの性能９機能試験を
行うためにそれに必要な複数ビットの波形パターンを、
テストパターンプログラム等に従って自動的に発生する
必要がある。

従来、このような波形パターンの発生装置では、パター
ン発生器によって作られたパターンデータとタイミング
発生器により作られたタイミングパルスとのそれぞれの
うちから、ＩＣのピンごとに必要なものを選択して合成
し、所定の波形を生成する。そしてこれをドライブ回路
に送出して、その出力をレベル変換し、所定のＩＣピン
に供給する方法を採っている。

その−例として、第３図に見るような具体的な回路を挙
げることができる。

２１は、パターン発生器であって、例えば所定のＲＯＭ
　５により構成されていて、所定のアドレスをアクセス
して第４図の（ａＬ　　（ｂ）に見るパターンＡ、パタ
ーンＢのような所定のパターンデータを発生し、波形発
生回路２２において、そのデータセレクタにより、その
うちの必要なパターンデータが所定のタイミングで選択
される。

一方、タイミング発生器２４からは、第４図の（ｄ）、
（ｅ）に示すタイミングパルス（１）　、　（２）等の
多数の位相の複数のタイミングパルスが可変遅延回路２
５を介して波形発生回路２２に送出されている。波形発
生回路２２ではそのうちの１つをそのタイミングセレク
タにより選択する。

今仮に、波形発生回路２２が、例えば、パターンＡ、パ
ターンＢのパターンデータをデータセレクタにより選択
したとすると、まず、ＡＢの合成パターンとして第４図
の（Ｃ）に見るパターンデータを生成して、例えばタイ
ミングパルス（１）、（２）をそれぞれ選択する。そし
て、第４図の（ｆ）に見るような波形パターンの出力を
発生する。波形発生回路２２のこの出力信号は、波形パ
ターンとして、次段のドライブ回路２６のドライバ２７
に送出され、ドライブ回路２６を経て、設定された所定
の電圧の対応する波形パターンが、例えばハンドラ側の
ソケットに挿着されている被検査ＩＣの特定のピンに印
加される。

なお、２７ａ、２７ｂは、ドライバ２７に供給する基準
電圧源モジュールであって、これらにより安定な電圧Ｖ
ＩＨ（ＨＩＧＨレベルの設定電圧値）、ＶＩＬ（ＬＯＷ
レベルの設定電圧値）がドライバ２７に供給される。

この場合、検査ＩＣの、各ピンに印加する波形パターン
は、その位相タイミングが合っていなければ、正確な測
定ができない。しかし信号が伝達される回路が相違すれ
ば、そこにスキューが発生する。そこで、前記タイミン
グ発生器２４に発生する各位相のタイミングパルスを各
ピン対応に分配する際にその伝送路に対応してスキュー
補正することが必要である。そのために、タイミング発
生器２４の各タイミングパルスの出力と波形発生回路２
２との間に可変遅延回路２５が挿入されている。

この場合のスキュー補正は、次のような方式で行われて
いる。すなわち、各出力端子対応の比較器にて基準タイ
ミングパルスと比較する。その比較結果は、全チャンネ
ル共通のマイクロコンピュータに送出される。このマイ
クロコンピュータは、その比較が不一致ならば、そのピ
ン対応の可変遅延回路２５に対する遅延時間設定データ
を中位量だけインクリメントまたはデクリメントする。

インクリメントまたはデクリメントされたこの遅延時間
設定データは、デジタル／アナログ変Ｔ’Ａ　器を介し
て可変遅延回路の制御人力２３に与えられ、可変遅延回
路の遅延時間が甲位電だけ増加または減少する。

この増加または減少した新たな遅延時間に設定された可
変遅延回路２５を通過したタイミングパルスに基づき波
形発生回路２２が波形パターンを生成し、これがテスト
端子側で基準パルスと再び比較され、その比較が不一致
ならば、先と同様に、Ｍびマイクロコンピュータにその
結果が送出されて、マイクロコンピュータによりＩ４び
遅延時間設定データがインクリメントまたはデクリメン
トされる。

このような補正動作が各比較器で一致がとられるまで各
テスト端子について繰り返され、その結果としてスキュ
ーが補正され、スキュー補正されたタイミングパルスに
応じて波形パターンが波形発生回路２２により生成され
る。

［解決しようとする問題点］しかしながら、発生する波形パターンの発生形態または
発生波形モードが相違する場合には、そのスキューも相
違してくる。そのため、このような方式にあっては、そ
の都度、前記のような波形パターンに対するスキュー補
正を行わなければならない。このようなスキュー補正は
追従形となるために位相が一致するまでに時間がかかる
欠点がある。その−Ｌ１制御も複雑であり、より精度の
高い測定には適しない。

［発明の目的］この発明は、このような従来技術の問題点を解決するも
のであって、適正なスキュー補正が発生波形対応に時間
遅れなく設定できる波形パターン発生方式を提供するこ
とを目的とする。

［問題点を解決するための手段］このような目的を達成するためのこの発明の波形パター
ン発生方式における手段は、複数のテスト端子にそれぞ
れ供給する波形パターンを発生するテストパターン発生
装置において、波形パターンの発生形態に応じて波形パ
ターンに対応するパターンデータに対応させ、複数の各
テスト端子ごとにスキュー補正量をそれぞれ記憶してお
き、ある波形形態の波形パターンについてのパターンデ
ータが指定されたときに、そのパターンデータに対応す
るスキュー補正ｌｉ１を各テスト端Ｔ対応にそれぞれ読
出し、この読出したスキュー補正；ｉとパターンデータ
とに応じてスキュー補正した波形パターンを各テスト端
子対応に発生するというものである。

［作用］このように構成することにより、パターンデータに対応
して、ダイナミックに実時間でスキュー補正した波形パ
ターンを発生させることができ、より精度の高い測定が
できる。

［実施例コ以下、この発明の一実施例について図面を用いて詳細に
説明する。

第１図は、この発明の波形パターン発生方式を適用した
ＩＣテスターのテストパターン発生装置のブロック図、
第２図（ａ）は、発生波形とスキュー補正時間の説明図
、第２図（ｂ）は、スキュー補正データメモリの内容の
説明図である。

テストパターン発生装置１は、ＣＰＵ２と、これにバス
３を介して接続されたパターン発生器４、タイミング発
生器５、波形発生回路８１．６２゜６３、−・・、タイ
ミング発生器５と波形発生回路８１．８２．８３．　　
・・・との間に挿入された可変遅延回路７１．７２．７
３．　　・・・、そして可変遅延回路７１，７２，７３
．　　・Φ・に遅延データを送出するスキュー補正デー
タメモリ８等により構成されている。　ここで、パター
ン発生器４には、発生すべきパターンデータ及びタイミ
ング発生器５のタイミングパルスの選択データと、これ
により発生される波形パターンに対応するスキュー補正
データ群を記憶したスキュー補正データメモリ８のアド
レス位置が記憶されている。

また、各可変遅延回路７１，７２，７３．　　φ・・は
、タイミング発生器５から発生するタイミングパルスの
位相の数に対応する数の可変の遅延回路をそれぞれをし
ていて、これら遅延回路は、デジタル信号によりその遅
延時間が設定されるものである。

さて、波形発生パターンの形態としては、例えば第２図
（ａ）のＣ，Ｄに見るように、前後の波形パターンを見
てみると、種々の形態がある。これら波形Ｃ，Ｉ）にあ
っては、そのスキューｉｉが例えばα、βとそれぞれ相
違が見られる。したがって、ある基を時間位置０からこ
れらの波形を見ると、それぞれの波形の〜γ上がり位置
が点線で示すようにＴからＴ十α及びＴ＋βと変化する
。そこで、ＩＣテスターの各出力端子ごとに、発生波形
の形態に応じた前記α、βで代表されるようなスキュー
１ｉを各波形パターンについてあらかじめ測定しておき
、第２図（ｂ）に示すようなスキューデータテーブル９
をいくつも作っておく。

第２図（ｂ）に見るようにスキューデータテーブル９は
、種々の発生波形パターンに対応して設けられていて、
各スキューデータテーブル９は、各テスト端子に対応す
る第１の欄９１と、これに対応するようにタイミング発
生器５のタイミングパルスの位相対応に位相の数９例え
ば１２位相についてそれぞれのスキュー補正に対応する
遅延時間を記憶する第２欄９２とからなる。第２の欄９
２は、順次多位相ごとに、それぞれの補正すべきスキュ
ーについてのスキュー補正データ（スキュー補正用に対
応する可変遅延回路７Ｌ　７２．７３、・・・の遅延時
間データ、Ｘｌ、Ｘ２．Ｘ３゜・・・）を記憶している
。なお、このようなスキューデータテーブル９のメモリ
８上のアドレス位置は前記発生すべきパターンデータに
対応してパターン発生器４に記憶され、このアドレスに
より読出される。

次に、動作について説明すると、まず、ある波形パター
ンを発生させようとしたときに、ＣＰＵ２からパス３を
介して波形パターンに対応するパターンデータのアドレ
スが送出され、これによりパターン発生器４がアクセス
される。

その結果、パターン発生器４からのパターンデータと所
定の位相のタイミングパルスを選択するデータとが波形
発生回路８１，６２，６３．　　―拳・に送出される。

そして同時に、スキュー補正データメモリ８に対しては
発生すべき波形パターン対応のアドレスデータが送出さ
れる。そこで、このアドレスデータによりスキュー補正
データメモリ８がアクセスされて、このときのパターン
データに対する発生波形パターンのスキューデータテー
ブル９が読出され、各テスト端子のスキュー補正データ
、すなわち、遅延時間がそれぞれの端子対応の可変遅延
回路７１，７２，７３．　　・・・に送出されて、不キ
ュー捕正１ｉ１に対応する遅延時間にこれら各可変遅延
回路７１，７２，７３．　　・・拳が設定される。

このようにしてタイミング発生器５からのタイミング信
号の各位相に応じてかそれぞれ可変遅延回路７１．７２
，７３．−・・により各位相のタイミングパルスのうち
少なくとも選択に供されるタイミングパルスがスキュー
補正酸に対応するように遅延され、それぞれの波形発生
回路８１，６２．６３．−・・で補正すべきスキュー量
に対応して遅延されたタイミングパルスが選択される。

その結果、波形発生回路６１，６２．６３．　　・・・
では、スキューのほとんどない適正なタイミングの波形
パターンが生成されてそれぞれのテスト端子に供給され
ることになる。このようにすることで、パターンデータ
に対応してスキュー補正をダイナミックに実時間で行う
ことができる。

なお、波形発生回路における波形発生の処理形態として
、例えば、パターンデータに対してＮＲ変調の波形とか
、ＮＲＺ変Ｊ！ｌの波形、さらにＸＯＲの波形等を発生
する場合にも、その波形形態の応じて、可変遅延回路の
遅延時間を変更するようにすることができる。この場合
には、これら処理形態に対応するスキュー補正量（遅延
時間）を示すスキューデータテーブルをそれぞれ設けて
それをアクセスするようにすればよい。

［発明の効果コ以上の説明から理解できるように、この発明にあっては
、複数のテスト端子にそれぞれ供給する波形パターンを
発生するテストパターン発生装置において、波形パター
ンの発生形態に応じて波形パターンに対応するパターン
データに対応させ、複数の各テスト端子ごとにスキュー
補正量をそれぞれ記憶しておき、ある波形形態の波形パ
ターンについてのパターンデータが指定されたときに、
そのパターンデータに対応するスキュー補ｉＥ　ｆｉｔ
、を各テスト端子対応にそれぞれ読出し、この読出した
スキュー補正１７）とパターンデータとに応じてスキュ
ー補＋）’：した波形パターンを各テスト端子対応に発
生するようにしているので、パターンデータに対応して
、ダイナミックに実時間でスキュー補正した波形パター
ンを発生させることができ、より精度の高い測定ができ
る。

【図面の簡単な説明】

第１図は、この発明の波形パターン発生方式を適用した
ＩＣテストのテストパターン発生装置のブロック図、第
２図（ａ）は、発生波形とスキュー補正時間の説明図、
第２図（ｂ）は、スキュー補正データメモリの内容の説
明図、第３図は、従来のテスターのテストパターン発生
装置のブロック図、第４図は、その動作を説明するため
の各部の波形を示す説明図である。１・・・テストパターン発生装置、２・・・ＣＰＵ１３
・・・バス、４・・・パターン発生器、′５・・・タイ
ミング発生器、６１．８２．６３・・・波形発生回路、７１．７２．７
３・・・１１変遅延回路、８・・・スキューＭｉ　＋Ｅ
データメモリ、９・・・スキューデータテーブル。第　　１　　　図第　　２　　図　（２）ｏ−竹＆’１第　　２　　図　（ｂ）第３図づ６第　　４　　図

Claims

【特許請求の範囲】

（１）複数のテスト端子にそれぞれ供給する波形パター
ンを発生するテストパターン発生装置において、前記波
形パターンの発生形態に応じて波形パターンに対応する
パターンデータに対応させ、前記複数の各テスト端子ご
とにスキュー補正量をそれぞれ記憶しておき、ある波形
形態の波形パターンについてのパターンデータが指定さ
れたときに、そのパターンデータに対応する前記スキュ
ー補正量を前記各テスト端子対応にそれぞれ読出し、こ
の読出したスキュー補正量と前記パターンデータとに応
じてスキュー補正した波形パターンを前記各テスト端子
対応に発生することを特徴とする波形パターン発生方式
。
（２）複数の波形パターンを生成する複数のパターンデ
ータはパターン発生器に記憶され、スキュー補正量は前
記複数のパターンデータに応じかつ各テスト端子対応に
メモリにそれぞれ遅延時間として記憶され、前記各テス
ト端子対応に発生させる波形パターンは、それぞれタイ
ミング発生器からの複数のタイミングパルス信号をその
数に対応する数の可変遅延回路をそれぞれ介して受け、
これら可変遅延回路からのタイミング信号を選択して前
記パターン発生器からの前記パターンデータに応じて波
形整形する波形発生回路により発生され、前記可変遅延
時間の遅延の時間は、前記メモリから読出された前記パ
ターンデータに対応する前記遅延時間に基づき設定され
ること特徴とする特許請求の範囲第１項記載の波形パタ
ーン発生方式。
（３）パターンデータは、メモリのスキュー補正量を記
憶したアドレスのデータを有していることを特徴とする
特許請求の範囲第１項又は第２項記載の波形パターン発
生方式。
（４）同一のパターンデータに基づき処理方式の異なる
複数種の波形パターンを発生する場合において、前記処
理方式に応じてスキュー補正量が記憶されていることを
特徴とする特許請求の範囲第１項乃至第３項のうちから
選択された１項記載の波形パターン発生方式。