JPS6311732Y2 - - Google Patents
Info
- Publication number
- JPS6311732Y2 JPS6311732Y2 JP1978159814U JP15981478U JPS6311732Y2 JP S6311732 Y2 JPS6311732 Y2 JP S6311732Y2 JP 1978159814 U JP1978159814 U JP 1978159814U JP 15981478 U JP15981478 U JP 15981478U JP S6311732 Y2 JPS6311732 Y2 JP S6311732Y2
- Authority
- JP
- Japan
- Prior art keywords
- storage container
- groove
- leads
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Packaging Frangible Articles (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置の収納容器に関するもの
で、主としてMOS形半導体装置を対象とした導
電性樹脂製収納容器の改良である。
で、主としてMOS形半導体装置を対象とした導
電性樹脂製収納容器の改良である。
MOS形半導体装置は半導体基板と電極金属間
に静電気がチヤージされやすく、これがかなり高
い電圧になるために半導体装置の機能を一瞬にし
て破壊する場合が少なくない。
に静電気がチヤージされやすく、これがかなり高
い電圧になるために半導体装置の機能を一瞬にし
て破壊する場合が少なくない。
従来このような破壊を防ぐためにMOS構造半
導体装置のリードを導電性スポンジに突き挿して
各リード間を導通せしめるという方法が採られて
いた。
導体装置のリードを導電性スポンジに突き挿して
各リード間を導通せしめるという方法が採られて
いた。
しかし上記導電性スポンジは合成スポンジゴム
などにカーボンCまたは鉄Fe等のごとき導電性
物質の微粉末をスポンジの多孔構造の内部にまで
滲透はたは沈着せしめたものであるため、これに
リードを抜き挿しすると上記導電性物質の微粉末
が飛散して、しばしば試験器やソケツトの中に入
り込み、故障或いは誤動作を引き起こすことがあ
る。
などにカーボンCまたは鉄Fe等のごとき導電性
物質の微粉末をスポンジの多孔構造の内部にまで
滲透はたは沈着せしめたものであるため、これに
リードを抜き挿しすると上記導電性物質の微粉末
が飛散して、しばしば試験器やソケツトの中に入
り込み、故障或いは誤動作を引き起こすことがあ
る。
そこでこの対策として導電性樹脂を成型加工し
て半導体装置を収納する容器を作製する方法が試
みられているが、従来は半導体装置の大きさ、形
状に合わせて容器を作製していたので、種類が多
く費用がかさむという問題があつた。
て半導体装置を収納する容器を作製する方法が試
みられているが、従来は半導体装置の大きさ、形
状に合わせて容器を作製していたので、種類が多
く費用がかさむという問題があつた。
本考案はこれらの問題点を解消するためになさ
れたもので、導電性微粉末の飛散がなく、且つ汎
用性のある導電樹脂製半導体装置収納容器を提供
することを目的とする。
れたもので、導電性微粉末の飛散がなく、且つ汎
用性のある導電樹脂製半導体装置収納容器を提供
することを目的とする。
本考案の特徴は、複数のリード端子を有する半
導体装置に収納容器において、幅が表面両側から
底部に向つて次第に狭く形成され、底部が前記リ
ード端子を締めつけ得る程度の幅を有した溝が、
前記リード端子間の最短距離のピツチで平行に配
設されるように導電性樹脂を成形加工してなるこ
とにある。
導体装置に収納容器において、幅が表面両側から
底部に向つて次第に狭く形成され、底部が前記リ
ード端子を締めつけ得る程度の幅を有した溝が、
前記リード端子間の最短距離のピツチで平行に配
設されるように導電性樹脂を成形加工してなるこ
とにある。
以下本考案の詳細を図面により説明する。
第1図は本考案の一実施例の要部斜視図であ
る。半導体装置収納容器1は導電性樹脂で作製さ
れており、全面に溝2がピツチpで平行に設けら
れている。本実施例ではピツチpは2.54mmにし
た。また前記溝2は底部3の巾より頂部4の巾の
方が広くなつている。
る。半導体装置収納容器1は導電性樹脂で作製さ
れており、全面に溝2がピツチpで平行に設けら
れている。本実施例ではピツチpは2.54mmにし
た。また前記溝2は底部3の巾より頂部4の巾の
方が広くなつている。
上記のごとく本実施例において溝2を2.54mmピ
ツチで平行に配設したのは次の理由による。
ツチで平行に配設したのは次の理由による。
集積回路、トランジスタアレイなどのように端
子数が多く、しかも端子リードをプリント基板の
孔に挿入固着して使用される半導体装置は、その
端子リードの配置をプリント基板の孔の配置に合
せて作られている。通常のプリント基板は縦横と
も2.54mmピツチで孔が設けられている。換言すれ
ば第2図に示すように2組の平行線群Ai(i=
1,2,…,n)とBj(j=1,2,…,m)を
直交させた時、その両者の交点AiBjがプリント
基板の孔の位置となる。上記半導体装置のリード
の位置は上記プリント基板の孔の位置即ち第2図
の交点AiBjのどれかの位置に対応している。
子数が多く、しかも端子リードをプリント基板の
孔に挿入固着して使用される半導体装置は、その
端子リードの配置をプリント基板の孔の配置に合
せて作られている。通常のプリント基板は縦横と
も2.54mmピツチで孔が設けられている。換言すれ
ば第2図に示すように2組の平行線群Ai(i=
1,2,…,n)とBj(j=1,2,…,m)を
直交させた時、その両者の交点AiBjがプリント
基板の孔の位置となる。上記半導体装置のリード
の位置は上記プリント基板の孔の位置即ち第2図
の交点AiBjのどれかの位置に対応している。
従つて導電樹脂の板の全面に第2図の交点
AiBjに相当する位置に孔をあけて置けば、前記
半導体装置のリードをその孔に挿入することによ
り収納することができる。しかしこの場合は半導
体装置のリードと上記孔とを位置合せすることが
必要で煩雑である。そこで第2図の2組の平行線
群のうちの一方、例えばBjの平行線群に相当す
る部分を溝にすれば半導体装置を収納するに際し
て位置合わせの煩雑さが除かれて便利である。
AiBjに相当する位置に孔をあけて置けば、前記
半導体装置のリードをその孔に挿入することによ
り収納することができる。しかしこの場合は半導
体装置のリードと上記孔とを位置合せすることが
必要で煩雑である。そこで第2図の2組の平行線
群のうちの一方、例えばBjの平行線群に相当す
る部分を溝にすれば半導体装置を収納するに際し
て位置合わせの煩雑さが除かれて便利である。
第3図は上述の趣旨で作製された第1図の実施
例に集積回路を収納した状態の一例を示すもので
ある。収納容器1は導電性樹脂を成形加工して製
作され、溝2を2.54mmピツチで平行に設けてあ
る。溝2にはデユアル・イン・ライン型集積回路
(Dual−in−linetype,以下DIT ICと略す)5の
リード6,7が挿入されている。溝2の深さは
DIT IC5の基体の底面8から下の部分のリード
の長さより浅くしてあるので、リード6,7の先
端は溝2の底部3に締めつけられ、各リード間を
導通させ、ICの破壊を防いでいる。リードの配
置はリード6とリード7の間隔は5.08mmであるか
ら図に示すように2ピツチ離れた2本の溝に丁度
収まる。またDIT ICを収納するに際しては、溝
2の頂部4の巾が広くなつているのでリードを挿
入し易い。
例に集積回路を収納した状態の一例を示すもので
ある。収納容器1は導電性樹脂を成形加工して製
作され、溝2を2.54mmピツチで平行に設けてあ
る。溝2にはデユアル・イン・ライン型集積回路
(Dual−in−linetype,以下DIT ICと略す)5の
リード6,7が挿入されている。溝2の深さは
DIT IC5の基体の底面8から下の部分のリード
の長さより浅くしてあるので、リード6,7の先
端は溝2の底部3に締めつけられ、各リード間を
導通させ、ICの破壊を防いでいる。リードの配
置はリード6とリード7の間隔は5.08mmであるか
ら図に示すように2ピツチ離れた2本の溝に丁度
収まる。またDIT ICを収納するに際しては、溝
2の頂部4の巾が広くなつているのでリードを挿
入し易い。
第4図は他の型の集積回路の底面であつて、リ
ード6は四辺に2列に配置されている。この場合
も相互に隣接するリード間隔及び内側のリードと
外側のリードの間隔ともに2.54mmである。従つて
この場合も第1図実施例の収納容器に収納できる
ことは明らかである。
ード6は四辺に2列に配置されている。この場合
も相互に隣接するリード間隔及び内側のリードと
外側のリードの間隔ともに2.54mmである。従つて
この場合も第1図実施例の収納容器に収納できる
ことは明らかである。
第6図は、第1図の実施例の収納容器に種々の
半導体装置10,20を収納した場合の斜視図で
ある。半導体装置10はDITタイプで、20は4
つの側面に複数のリード端子がそれぞれ設けられ
たタイプである。本実施例の収納容器1は溝2が
リード端子の最短距離である2.54mm(100mil)の
ピツチpで設けられているので、どのような種類
の半導体装置も収容できる。IC10はリード端
子がピツチp間隔で設けられ、IC20は隣接す
るリード端子間はピツチpで対向する辺のリード
端子間はピツチ5pで設けられている。もちろん
第4図の如くリードが配列されたICも収容でき
る。
半導体装置10,20を収納した場合の斜視図で
ある。半導体装置10はDITタイプで、20は4
つの側面に複数のリード端子がそれぞれ設けられ
たタイプである。本実施例の収納容器1は溝2が
リード端子の最短距離である2.54mm(100mil)の
ピツチpで設けられているので、どのような種類
の半導体装置も収容できる。IC10はリード端
子がピツチp間隔で設けられ、IC20は隣接す
るリード端子間はピツチpで対向する辺のリード
端子間はピツチ5pで設けられている。もちろん
第4図の如くリードが配列されたICも収容でき
る。
第5図は、第1図、第3図、及び第6図に示し
た半導体収納容器の溝方向と垂直な方向の断面図
である。本実施例はミゾ2の底部3の巾をリード
の太さより狭くしてある。リードをこの溝2に挿
入して上部より押圧すれば、リードの先端は底部
3に食い込み固く保持されるので、各リード間の
導通が完全になると同時に、少々の振動では抜け
落ちることもなく、取扱上便利になる。
た半導体収納容器の溝方向と垂直な方向の断面図
である。本実施例はミゾ2の底部3の巾をリード
の太さより狭くしてある。リードをこの溝2に挿
入して上部より押圧すれば、リードの先端は底部
3に食い込み固く保持されるので、各リード間の
導通が完全になると同時に、少々の振動では抜け
落ちることもなく、取扱上便利になる。
更に集積回路の小型化、或いは集積度の向上な
どにより、リード間隔が狭くなつた場合には、そ
のリード間隔に溝のピツチを合せて本考案の趣旨
の収納容器を作ることができる。
どにより、リード間隔が狭くなつた場合には、そ
のリード間隔に溝のピツチを合せて本考案の趣旨
の収納容器を作ることができる。
以上説明したごとく本考案の収納容器によれ
ば、MOS型半導体装置の保護のための静電気対
策機能を損うことなく、導電性微粉末が埃として
飛散しないので機器の故障や誤動作を防ぐことが
でき、しかも汎用性を持たせることができた。
ば、MOS型半導体装置の保護のための静電気対
策機能を損うことなく、導電性微粉末が埃として
飛散しないので機器の故障や誤動作を防ぐことが
でき、しかも汎用性を持たせることができた。
第1図は本考案の一実施例を示す要部斜視図、
第2図は本考案の溝の位置と半導体装置のリード
の位置との関係を説明するための図面、第3図は
第1図の一実施例をDIT ICに使用した時の状態
を示す要部斜視図、第4図はDIT ICとは異なる
型の集積回路のリードの配置図、第5図は、本考
案の半導体収納容器の溝方向と垂直な方向の断面
図、第6図は種々の半導体装置を収納した場合の
斜視図である。 1……導電性樹脂製半導体装置収納容器、2…
…溝、3……溝の底部、4……溝の頂部、p……
溝のピツチ。
第2図は本考案の溝の位置と半導体装置のリード
の位置との関係を説明するための図面、第3図は
第1図の一実施例をDIT ICに使用した時の状態
を示す要部斜視図、第4図はDIT ICとは異なる
型の集積回路のリードの配置図、第5図は、本考
案の半導体収納容器の溝方向と垂直な方向の断面
図、第6図は種々の半導体装置を収納した場合の
斜視図である。 1……導電性樹脂製半導体装置収納容器、2…
…溝、3……溝の底部、4……溝の頂部、p……
溝のピツチ。
Claims (1)
- 複数のリード端子を有する半導体装置の収納容
器において、幅が表面両側から底部に向つて次第
に狭く形成され、底部が前記リード端子を締めつ
け得る程度の幅を有した溝が、前記リード端子間
の最短距離のピツチで平行に配設されるよう導電
性樹脂を成形加工してなることを特徴とする半導
体装置の収納容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978159814U JPS6311732Y2 (ja) | 1978-11-20 | 1978-11-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978159814U JPS6311732Y2 (ja) | 1978-11-20 | 1978-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5575152U JPS5575152U (ja) | 1980-05-23 |
| JPS6311732Y2 true JPS6311732Y2 (ja) | 1988-04-05 |
Family
ID=29152971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978159814U Expired JPS6311732Y2 (ja) | 1978-11-20 | 1978-11-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6311732Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925821U (ja) * | 1972-06-06 | 1974-03-05 |
-
1978
- 1978-11-20 JP JP1978159814U patent/JPS6311732Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5575152U (ja) | 1980-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3825876A (en) | Electrical component mounting | |
| US4843313A (en) | Integrated circuit package carrier and test device | |
| US4921430A (en) | Connector for the use of electronic parts | |
| US6650548B1 (en) | Apparatus, method and system for interfacing electronic circuits | |
| US4080026A (en) | Multi-level socket for an integrated circuit | |
| GB2212754A (en) | Electronic componenet chip holder and method of handling electronic component chips | |
| DE10036619A1 (de) | Halbleiterbauteil | |
| JPS6311732Y2 (ja) | ||
| US3376543A (en) | Alignment of connector blocks in a panel | |
| JPS5895580U (ja) | 電子部品とコネクタとの接続構造 | |
| JPS6333334Y2 (ja) | ||
| JPS6013186Y2 (ja) | 電気コネクタ | |
| JPS58144782U (ja) | コネクタキヤツプ | |
| JPH0427195Y2 (ja) | ||
| JP2530664Y2 (ja) | コネクタ | |
| JPS6057135U (ja) | Icソケツト | |
| JPS60137090A (ja) | 印刷配線板への二端子電子部品の装着方法 | |
| JPS6032765Y2 (ja) | 集積回路パツケ−ジ | |
| JPS5812956U (ja) | 電気回路用基板 | |
| JPS6121981U (ja) | プリント配線基板等の回路パタ−ン検査装置 | |
| JPS5832657U (ja) | 半導体装置 | |
| JPH03150482A (ja) | スタテイツクバーンインボード | |
| JPS58189546U (ja) | 半導体装置 | |
| JPH0595048U (ja) | 集積回路 | |
| JPS5952665U (ja) | 混成集積回路 |