JPS63119559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63119559A JPS63119559A JP61266047A JP26604786A JPS63119559A JP S63119559 A JPS63119559 A JP S63119559A JP 61266047 A JP61266047 A JP 61266047A JP 26604786 A JP26604786 A JP 26604786A JP S63119559 A JPS63119559 A JP S63119559A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- ion implantation
- capacitor
- bottom part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 8
- -1 nitrogen ions Chemical class 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 208000001836 Firesetting Behavior Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体基板に溝を堀り、溝内部に不純物拡散
領域が形成されている構造を持つ半導体装置、特に溝部
を信号電荷を蓄積させる容量（トレンチキャパシタ）と
する半導体記憶装置に関するものである。
領域が形成されている構造を持つ半導体装置、特に溝部
を信号電荷を蓄積させる容量（トレンチキャパシタ）と
する半導体記憶装置に関するものである。
従来の技術
半導体記憶装置の１つであるダイナミックＲＡＭ（ＤＲ
ＡＭ）は微細化が進み、とりわけ、４Ｍビット以上のＤ
ＲＡＭではメモリセルとして必要な菖積容量（一般には
４０〜５０ ｆ Ｆ）の確保のため、基板に溝（トレン
チ）を堀りかつトレンチ内部に不純物のドーピングを行
い、メモリセルの面積を増大させる必要がある。
ＡＭ）は微細化が進み、とりわけ、４Ｍビット以上のＤ
ＲＡＭではメモリセルとして必要な菖積容量（一般には
４０〜５０ ｆ Ｆ）の確保のため、基板に溝（トレン
チ）を堀りかつトレンチ内部に不純物のドーピングを行
い、メモリセルの面積を増大させる必要がある。
一方、不純物のドーピングはイオン注入法がもっとも多
く用いられている。イオン注入はイオンの単結晶中にお
けるチャンネリングを避けるために、通常、基板の垂直
方向より５〜９度傾けて注入するのが一般的となってい
る。第２図ａ−Ｃは、トレンチへのイオン注入工程を概
説する工程順断面図であり、まず、第２図ａのように、
チルト角度が５〜９度の一般的なイオン注入を基板表面
の酸化膜１をマスクに、トレンチ２内にＡｓ＋イオン５
のドーピングに用いると、トレンチ２の側壁部では、イ
オンの散乱のため、わずかしか注入されず、第２図すの
ように、側壁注入層６に（らべ、大半のイオンが底部に
注入され底部注入層７は、高濃度、かつ、深くなり、し
たがってトレンチ内部は第２図Ｃのように、底部に膨大
化した不純物拡散領域８が形成されることになる。
く用いられている。イオン注入はイオンの単結晶中にお
けるチャンネリングを避けるために、通常、基板の垂直
方向より５〜９度傾けて注入するのが一般的となってい
る。第２図ａ−Ｃは、トレンチへのイオン注入工程を概
説する工程順断面図であり、まず、第２図ａのように、
チルト角度が５〜９度の一般的なイオン注入を基板表面
の酸化膜１をマスクに、トレンチ２内にＡｓ＋イオン５
のドーピングに用いると、トレンチ２の側壁部では、イ
オンの散乱のため、わずかしか注入されず、第２図すの
ように、側壁注入層６に（らべ、大半のイオンが底部に
注入され底部注入層７は、高濃度、かつ、深くなり、し
たがってトレンチ内部は第２図Ｃのように、底部に膨大
化した不純物拡散領域８が形成されることになる。
発明が解決しようとする問題点
このように従来の製造法では、トレンチ底部の不純物濃
度が非常に高く、熱処理を経ると、高濃度、かつ、深い
不純物分布を持つにいたる。したがって、トレンチ内部
に酸化膜を形成する場合、膜厚の不均一性を生ずる以外
に、トレンチキャパシタを形成する場合に、トレンチ底
部でのリーク電流の増加や、容量特性の不安定性の問題
が生ずる。
度が非常に高く、熱処理を経ると、高濃度、かつ、深い
不純物分布を持つにいたる。したがって、トレンチ内部
に酸化膜を形成する場合、膜厚の不均一性を生ずる以外
に、トレンチキャパシタを形成する場合に、トレンチ底
部でのリーク電流の増加や、容量特性の不安定性の問題
が生ずる。
問題点を解決するための手段
本発明は、上述の問題点を解決するために、トレンチ底
部に、あらかじめ、酸素あるいは窒素をイオン注入して
酸化膜あるいは窒化膜を形成し、同酸化膜あるいは窒化
膜を付したままで、前記トレンチ内面にチルト角度５〜
９度のイオン注入法で不純物を導入する工程をそなえた
半導体装置の製造方法である。
部に、あらかじめ、酸素あるいは窒素をイオン注入して
酸化膜あるいは窒化膜を形成し、同酸化膜あるいは窒化
膜を付したままで、前記トレンチ内面にチルト角度５〜
９度のイオン注入法で不純物を導入する工程をそなえた
半導体装置の製造方法である。
作用
この構成によると、トレンチ底部に酸化膜が形成され、
酸化膜を底部へのイオン注入のマスクとすることにより
、トレンチ内部に均一な不純物拡散領域が形成できる。
酸化膜を底部へのイオン注入のマスクとすることにより
、トレンチ内部に均一な不純物拡散領域が形成できる。
これにより、トレンチ内にキャパシタを形成した場合、
トレンチ間のリーク電流が低く、容量特性が安定したも
のとなる。
トレンチ間のリーク電流が低く、容量特性が安定したも
のとなる。
実施例
第１図は本発明の製造方法の一実施例を示したもので、
トレンチ内部に均一な不純物拡散領域が得られる。本発
明の製造方法を、第１図ａ−ｈの工程順断面図によって
、詳しく説明する。第１図ａでは、シリコン基板の表面
部分に、開口面積１μｍＸ１μｍ、深さ４μ引のトレン
チ２が形成されている場合であり、酸化膜１はシリコン
のエツチングマスクとしている。このトレンチ２に、第
２図すに示すように、０＋イオン３をＩ Ｘ １０１８
／ｃｊのドーズ量で注入し、第２図Ｃに示すように底部
に酸化膜４を形成させる。次に、第２図ｄに示すように
、Ａｓ＋イオン５をチルト角度５〜９度。
トレンチ内部に均一な不純物拡散領域が得られる。本発
明の製造方法を、第１図ａ−ｈの工程順断面図によって
、詳しく説明する。第１図ａでは、シリコン基板の表面
部分に、開口面積１μｍＸ１μｍ、深さ４μ引のトレン
チ２が形成されている場合であり、酸化膜１はシリコン
のエツチングマスクとしている。このトレンチ２に、第
２図すに示すように、０＋イオン３をＩ Ｘ １０１８
／ｃｊのドーズ量で注入し、第２図Ｃに示すように底部
に酸化膜４を形成させる。次に、第２図ｄに示すように
、Ａｓ＋イオン５をチルト角度５〜９度。
２００Ｋｅｙ程度の高加速電圧で注入する。このイオン
注入工程によって、第１図ｅに示すように、トレンチの
側壁には注入層６が形成されるが、底部は酸化膜４がマ
スクとなって注入されていない。次に、酸化膜４を除去
し、再び第１図ｆのように、Ａｓ＋イオン５を、今度は
２０〜４０Ｋｅｖ程度の低加速電圧で底部に注入する。
注入工程によって、第１図ｅに示すように、トレンチの
側壁には注入層６が形成されるが、底部は酸化膜４がマ
スクとなって注入されていない。次に、酸化膜４を除去
し、再び第１図ｆのように、Ａｓ＋イオン５を、今度は
２０〜４０Ｋｅｖ程度の低加速電圧で底部に注入する。
この注入により、第１図ｄに示すように、トレンチ底部
にも注入層７が形成されている。この後、熱処理により
、第１図りに示すように、トレンチ内部に均一で、拡散
長の浅い不純物拡散領域８が形成される。
にも注入層７が形成されている。この後、熱処理により
、第１図りに示すように、トレンチ内部に均一で、拡散
長の浅い不純物拡散領域８が形成される。
本実施例では、酸素を高濃度にイオン注入する工程を例
にとって説明したが、窒素を高濃度にイオン注入し、ト
レンチ底部に窒化膜を形成し、底部のＮ型あるいはＰ型
導電形の不純物のイオン注入のマスクとすることによっ
ても、同様の構造が得られる。
にとって説明したが、窒素を高濃度にイオン注入し、ト
レンチ底部に窒化膜を形成し、底部のＮ型あるいはＰ型
導電形の不純物のイオン注入のマスクとすることによっ
ても、同様の構造が得られる。
発明の効果
以上のように、本発明によれば、トレンチ内部全体に均
一な不純物拡散領域が得られ、安定したトレンチキャパ
シタ特性が得られる。
一な不純物拡散領域が得られ、安定したトレンチキャパ
シタ特性が得られる。
第１図は本発明の製造方法による一実施例の工程順断面
図、第２図は従来の製造方法の工程順断面図を示す。 １・・・・・・酸化膜、２・・・・・・溝（トレンチ〉
、３・・・・・・Ｏ＋イオン、４・・・・・・底部酸化
膜、５・・・・・・Ａｓ＋イオン、６・・・・・・側壁
注入層、７・・・・・・底部注入層、８・・・・・・不
純物拡散領域。 代理人の氏名 弁理士 中尾敏男 ほか１名嬉 １ 図
図面の序言 ／、−”酸１ヒ膜
手続補正書ζ方式） ％式％ ２発明の名称 半導体装置の夷造方法 ３補正をする者 事件との関係 特 許 出 願
人住 所 大阪府門真市大字門真１００６番地名
称 （５８４）松下電子工業株式会社代表者 藤
本 夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門ｇ１ｏｏ６番地松下電器
産業株式会比内 図面
図、第２図は従来の製造方法の工程順断面図を示す。 １・・・・・・酸化膜、２・・・・・・溝（トレンチ〉
、３・・・・・・Ｏ＋イオン、４・・・・・・底部酸化
膜、５・・・・・・Ａｓ＋イオン、６・・・・・・側壁
注入層、７・・・・・・底部注入層、８・・・・・・不
純物拡散領域。 代理人の氏名 弁理士 中尾敏男 ほか１名嬉 １ 図
図面の序言 ／、−”酸１ヒ膜
手続補正書ζ方式） ％式％ ２発明の名称 半導体装置の夷造方法 ３補正をする者 事件との関係 特 許 出 願
人住 所 大阪府門真市大字門真１００６番地名
称 （５８４）松下電子工業株式会社代表者 藤
本 夫 ４代理人 〒５７１ 住 所 大阪府門真市大字門ｇ１ｏｏ６番地松下電器
産業株式会比内 図面
Claims (1)
- 一導電形の半導体基板の表面から所定の深さの溝を形成
する工程、前記溝の底部にイオン注入法により酸素ある
いは窒素を１×１０＾１＾８ｃｍ＾−＾２以上のドーズ
量で導入し酸化膜あるいは窒化膜を形成する工程、前記
酸化膜あるいは窒化膜を付したままで、チルト角度５〜
９度のイオン注入法によりＮ型、Ｐ型の導電形の不純物
を前記溝の側壁部に導入する工程、前記酸化膜除去後に
、Ｎ型あるいはＰ型導電形不純物のイオン注入を行い、
溝底部に不純物を導入する工程をそなえた半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266047A JPS63119559A (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266047A JPS63119559A (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119559A true JPS63119559A (ja) | 1988-05-24 |
Family
ID=17425655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266047A Pending JPS63119559A (ja) | 1986-11-07 | 1986-11-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110125A (ja) * | 2005-10-12 | 2007-04-26 | Qimonda Ag | マイクロ電子デバイス及びその製造方法 |
-
1986
- 1986-11-07 JP JP61266047A patent/JPS63119559A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110125A (ja) * | 2005-10-12 | 2007-04-26 | Qimonda Ag | マイクロ電子デバイス及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548866B2 (en) | Field effect transistor with reduced narrow channel effect | |
| US5593906A (en) | Method of processing a polysilicon film on a single-crystal silicon substrate | |
| JPS63119559A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP2506830B2 (ja) | 半導体装置の製造方法 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JPS63236343A (ja) | 半導体装置及びその製造方法 | |
| JPS63119560A (ja) | 半導体装置の製造方法 | |
| JPS62279666A (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| JPS63133659A (ja) | 半導体装置の製造方法 | |
| JPH01191476A (ja) | 半導体装置 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| JP2510526B2 (ja) | 半導体装置 | |
| JPH0740586B2 (ja) | 半導体装置の製造方法 | |
| JPS62298132A (ja) | 半導体装置の製造方法 | |
| JPS62208667A (ja) | 微細孔の形成方法 | |
| JPH0384925A (ja) | 半導体装置の製造方法 | |
| JPH01251715A (ja) | 半導体装置の製造方法 | |
| JPH02197161A (ja) | 半導体装置の製造方法 | |
| JPS63278328A (ja) | 半導体容量素子の製造方法 | |
| JPH0260130A (ja) | 半導体装置の製造方法 | |
| JPH01270223A (ja) | 半導体装置の製造方法 |