JPH0260130A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は浅いベース領域を有する高周波、高速バイポー
ラトランジスタの製造方法に関するものである。

〈従来の技術〉 近年、バイポーラトランジスタに於いて、高速性、高周
波特性がますます要求されるようになってきており、ト
ランジスタのベース、エミッタを制御よ〈極浅構造に形
成することが必要になってきてｒる。これらの要求に対
応するための従来のトランジスタの形成法の一例を第２
図（ａ）〜（ｄ）に示す。

Ｎ型半導体基板１上に、５００Ｘ程度の酸化膜２を成長
させ次に耐酸化性のシリコン窒化膜３を１０００λ程度
成長させる。その後エミッタが形成される領域を残して
、選択的にナイトライド膜３を除去する。

次にフォト・エツチング法を用いてエミッタ領域の囲り
のベース領域となる領域の酸化膜を選択的に除去し、レ
ジスト５及びシリコン窒化膜３／酸化膜２の二層膜をマ
スクにして例えば２０ＫｅＶ。

２　Ｘ　１１）＋５イオン／７のボロンをイオン注入法
でシリコン表出部に導入し、外部ベース領域９とする。

次に１５０ＫｅＶ程度、ｌＸ１０１３イオｙ　／　ｃｒ
Ａのボロンをレジスト５をマスクにしてシリコン基板中
に導入する。このとき、この不純物は、上記外部ベース
領域９は勿論のことシリコン窒化膜３／酸化膜２の二層
膜を通してこの二層膜下のシリコン基板中もに導入され
内部ベース領域１０が形成される。この後酸化性雰囲気
中で不純物の拡散を行ったのちシリコン窒化膜３／酸化
膜２の二層膜を除去する。

次にヒ素のドープされたポリシリコン７を成形成長し、
エミッタ領域１１に選択的に不純物を導入する。

〈発明が解決しようとする問題点〉 上記従来の製造方法では、シリコン窒化膜／酸化膜の二
層膜により外部ベースと内部ベースを作り分けており、
二層膜の膜厚は外部ベース形成時のマスクとして使用し
得る条件に設計されている。

このため膜厚が１５００λ程度以上必要となり内部ベー
ス形成のイオン注入は１００ＫｅＶ以上必要であシ、こ
れは不純物プロファイルをゆるやかにしていた。これを
防ぐためには外部ベースイオン注入エネルギーをさらに
下げる方法が考えられるが、イオン注入時の電流がとれ
に〈〈スループットが悪い、又チャンネリング効果を起
こシやすい等の難点がある。またＢＦ２等の重ｒ不純物
を使うことも考えられるが結晶欠陥によるリークの発生
が起こり実用的でない。

つまり上記の方法では内部ベースプロファイルがゆるや
かになりこのため活性ベース巾は０．１μｍ以下の極浅
のトランジスタを作ることは困難であった。

〈問題点を解決するための手段〉 本発明は上記従来法の問題点を解決するため、ポリシリ
コン／シリコン窒化膜／酸化膜の三層構造膜をマスクに
して外部ベースの不純物導入を行い、その後、ポリシリ
コン膜を除去しシリコン窒化膜／酸化膜の二層膜を通し
て内部ペースの不純物を行なってバイポーラトランジス
タの不純物領域を形成するものである。

く作用〉 本発明ではポリシリコン／シリコン窒化膜／酸化膜の三
層膜を外部ベース形成のためのイオン注入のマスクにす
るため、シリコン窒化膜／酸化膜の二層膜の膜厚の薄膜
化が可能となり内部ぺ一２形成のためのイオン注入の加
速エネルギーの低減化が可能となり内部ベースプロファ
イルは急峻になる。

この結果０．０５μｍ程度の活性ペース巾をもった極浅
構造のトランジスタを再現性よく作ることができる。

〈実施例〉 第１図（ａ）〜（ｆ）にｎｐｎ）ランジスタの場合を例
にとって本発明を詳述する。

第１図（ａ）に示すようにＮ型半導体基板上１に３００
＾程度の薄い酸化膜２を成長させた後、３００λ程度の
シリコン窒化膜３を成長させる。

次にＣＶＤ法でポリシリコン４を更にｚｏｏｏＸ程度成
長させる。

第１図（ｂ）に示すようにフォト・エツチング法を用い
て少なくともエミッタが形成される領域Ａを残してそれ
以外の領域のポリシリコン４及びシリコン窒化膜３を選
択的に除去する。

次に第１図（Ｃ）に示すようにフォトリングラフィを用
いてベースが形成される領域以外をレジスト５でカバー
したのち、レジスト５及び、ポリシリコン４／シリコン
窒化膜３／酸化膜２の三層膜をマスクにしてイオン注入
法でボロンを２０ＫｅＶ程度の加速エネルギーで２Ｘ１
０１５イオノ／ｄド一ズ量程度シリコン中に導入して領
域９を形成する。

次に第１図（ｄ）に示すように、ウェットエッチ又はド
ライエッチ法によりポリシリコン４を選択的に除去した
後ボロンを３０ＫｅＶ程度の加速エネルギーで、ｉ　Ｘ
　１０１３イオン／ｄ程度、シリコン窒化膜３／酸化膜
２の二層膜を通して基板中に導入し内部ベース領域１０
を形成する。このとき中部ベース領域１０へのイオン注
入は、ポリシリコン４を除去した従来に比べて薄いシリ
コン窒化膜３／酸化膜２の二層膜を通してなされるため
、注入時のエネルギとしては上記のように従来方法に比
べて著しく小さくなる。従って外部ベース領域９自身と
しても不純物の深さは薄くなる。

上述のように不純物をイオン注入した後第１図（ｅ）に
示すようにレジスト除去し、続ｒて熱酸化法で酸化膜６
を１５００λ程度成長させる。

第１図（ｆ）に示すようにエミッタ領域となる部分の基
板表面を被っていたシリコン窒化膜３／酸化膜２の二層
膜を除去した後エミッタ領域となる領域上にヒ素のドー
プされたポリシリコン膜７を形成し、フォト自エツチン
グ法でパターンニングした後ＣＶＤ酸化膜８を成長させ
、残留ポリシリコン膜７から基板中にヒ素を拡散させて
シリコン基板の活性ペース領域１２上にＮ十エミッタ領
域１１を形成する。図中１３は不純物領域にコンタクト
された電極を示す。

く効果〉 以上説明した本発明では、内部ペース形成のための注入
エネルギーは３０ＫｅＶ程度と低くすることができ、こ
のため内部ベースの不純物プロファイルは極浅で又急峻
なプロファイルが得られ、その接合深さは０．１μｍ程
度が可能となる。ポリシリコンからのヒ素拡散の接合深
さは０．０５μｍ程度に制御可能であるためエミッタ直
下のペース巾、即ち活性ペース巾は０．０５μｍ程度に
精度よく制御でき、超高速、超高周波トランジスタが実
現される。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の一実施例の各工程での
断面図、第２図（ａ）〜（ｄ）は従来例の各工程での断
面図を示す。 １、　　Ｎ型半導体基板　２．薄い酸化膜　３．シリコ
ン窒化膜　４．　ポリシリコン　５．　レジスト６　酸
化膜７．　　ヒ素ドープドポリシリコン　８ＣＶＤ酸化
膜　９．　　Ｐ＋外部ヘース領域　ｉｏ、Ｐ−内部ペー
ス領域１１．Ｎ＋エミノク領域１２゜活性ベース領域　
１３．電極 代理人　弁理士　杉　山　毅　至（他１名）＋４−　Ａ
　−＋１ 第２図 ！１１１！！１１

Claims (1)

1. 【特許請求の範囲】 １、一導電型基板上にバイポーラトランジスタを形成す
   る半導体装置の製造方法において、 少くともエミッタが形成される領域の基板上に薄い酸化
   膜、耐酸化膜、ポリシリコン膜を順次形成し、 上記三層膜をマスクにしてエミッタが形成される領域外
   に第二導電型の不純物を選択的に基板中に導入し、 上記工程後ポリシリコン膜を選択的に除去し、耐酸化膜
   と薄い酸化膜の二層膜を通して第二導電型の不純物を基
   板中に選択的に導入することを特徴とする半導体装置の
   製造方法。