JPS63122004A - 磁気記憶装置における読出し書込み回路 - Google Patents
磁気記憶装置における読出し書込み回路Info
- Publication number
- JPS63122004A JPS63122004A JP26793786A JP26793786A JPS63122004A JP S63122004 A JPS63122004 A JP S63122004A JP 26793786 A JP26793786 A JP 26793786A JP 26793786 A JP26793786 A JP 26793786A JP S63122004 A JPS63122004 A JP S63122004A
- Authority
- JP
- Japan
- Prior art keywords
- write
- circuit
- output
- read
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 4
- 230000007704 transition Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は磁気記憶装置における読出し書込み回路に関す
る。
る。
(従来の技術)
従来、この種の読出し回路に設けられているAGC回路
は書込み時、読出し時を問わず常に入力の振幅に対して
応答している。
は書込み時、読出し時を問わず常に入力の振幅に対して
応答している。
AGC回路には積分回路が用いられ、入力の変化に対し
、応答遅延をもってヘッド出力を一定に保つように制御
している。
、応答遅延をもってヘッド出力を一定に保つように制御
している。
(発明が解決しようとする問題点)
一般に磁気記憶装置においては、書込み用ヘッドと読出
し用ヘッドは同一のヘッドを共用している。そして書込
み動作時には読出し回路側に通常の読出し時とは大幅に
異なるレベルの信号がヘッドよシ送出されている。その
ため、書込み動作から読出し動作に移る場合、大きなレ
ベル差が生じるので大幅な入力の振幅の変化に対するA
GC回路に応答遅れが生じ、復号回路に入力される信号
の振幅が適切な値とならず、読出し誤りを発生するとい
う欠点があった。
し用ヘッドは同一のヘッドを共用している。そして書込
み動作時には読出し回路側に通常の読出し時とは大幅に
異なるレベルの信号がヘッドよシ送出されている。その
ため、書込み動作から読出し動作に移る場合、大きなレ
ベル差が生じるので大幅な入力の振幅の変化に対するA
GC回路に応答遅れが生じ、復号回路に入力される信号
の振幅が適切な値とならず、読出し誤りを発生するとい
う欠点があった。
第2図(e)に従来の読出し回路の増幅器の包絡線出力
波形を示しである。
波形を示しである。
(1)の期間は読出しであり、AGC回路の制御によυ
出力が一定に保たれている。
出力が一定に保たれている。
(II)の期間は書込みで、読出し時に比較すると大き
なレベルの出力が増幅器に入力するが、AGC回路の積
分出力によって元のレベルに制御されていくことを示し
ている。
なレベルの出力が増幅器に入力するが、AGC回路の積
分出力によって元のレベルに制御されていくことを示し
ている。
(I[) (IV)の期間は再度読出しになった状態で
、AGC回路に応答遅延があるため101−1で示すよ
うに一端レベルが下がってから元の一定レベルに戻るま
でに時間がかかることを示している。
、AGC回路に応答遅延があるため101−1で示すよ
うに一端レベルが下がってから元の一定レベルに戻るま
でに時間がかかることを示している。
このように、書込み動作から読出し動作に移るときには
一時的にレベル低下が起っていた。
一時的にレベル低下が起っていた。
本発明の目的は上記欠点を解決するもので、書込み時か
ら読出しに移るときの読出し誤りを軽減化することがで
きる磁気記憶装置における読出し書込み回路を提供する
ことにある。
ら読出しに移るときの読出し誤りを軽減化することがで
きる磁気記憶装置における読出し書込み回路を提供する
ことにある。
(問題点を解決するための手段)
前記目的を達成するために本発明による磁気記憶装置に
おける読出し書込み回路は書込み読出し用ヘッドの出力
を増幅する増幅器と、前記増幅器出力を入力とする復号
回路と、前記増幅器出力を整流し、積分した出力によっ
て前記増幅器の増幅度を制御するAGC回路部と、書込
制御信号により前記゛書込み読出し用ヘッドを駆動する
書込み用ドライバとを含む磁気記憶装置の胱出し書込み
回路において、前記AGC回路部の積分回路の入力にス
イッチ回路を挿入し、前記スイッチ回路の開閉制御入力
に前記書込制御信号を接続し、書込み時、前記スイッチ
回路を開とするように構成しである。
おける読出し書込み回路は書込み読出し用ヘッドの出力
を増幅する増幅器と、前記増幅器出力を入力とする復号
回路と、前記増幅器出力を整流し、積分した出力によっ
て前記増幅器の増幅度を制御するAGC回路部と、書込
制御信号により前記゛書込み読出し用ヘッドを駆動する
書込み用ドライバとを含む磁気記憶装置の胱出し書込み
回路において、前記AGC回路部の積分回路の入力にス
イッチ回路を挿入し、前記スイッチ回路の開閉制御入力
に前記書込制御信号を接続し、書込み時、前記スイッチ
回路を開とするように構成しである。
(実施例)
以下、図面を参照して本発明をさらに詳しく説明する。
第1図は本発明による磁気記憶装置における読出し書込
み回路の実施例を示す回路図である。
み回路の実施例を示す回路図である。
図において、6の破線内は積分回路を、9の一点鎖線内
はAGC回路を示している。
はAGC回路を示している。
読出し書込み用ヘッド8の巻線の中間端子は電源に、両
端子13.14は増幅器1の正入力端子および書込み用
ドライバにそれぞれ接続されている。
端子13.14は増幅器1の正入力端子および書込み用
ドライバにそれぞれ接続されている。
増幅器1は利得制御端子に入力される信号によって利得
が制御され、その差動出力15.16は復号回路2と整
流器3に接続されている。
が制御され、その差動出力15.16は復号回路2と整
流器3に接続されている。
復号回路2は差動出力を復号して復号信号11を出力す
る。
る。
差動出力を整流した整流器3の出力17は一時バツファ
4に畜えられ、その出力18はスイッチ回路5に送られ
る。スイッチ回路5を通ったバッファ4の出力はスイッ
チ回路5の出力19として積分回路6に入力され、積分
回路6の出力20は増幅器1の利得制御端子に入力され
る。
4に畜えられ、その出力18はスイッチ回路5に送られ
る。スイッチ回路5を通ったバッファ4の出力はスイッ
チ回路5の出力19として積分回路6に入力され、積分
回路6の出力20は増幅器1の利得制御端子に入力され
る。
書込制御信号12は書込み用ドライバTの制御入力であ
る他スイッチ回路の開閉制御入力になっている。
る他スイッチ回路の開閉制御入力になっている。
次に第2図の各部の波形を参照しながら動作を説明する
。
。
第2図(a)は第1図の読出し書込み用ヘッド8の端子
13.14間の差動波形を示している。
13.14間の差動波形を示している。
第2図(b)は書込制御信号を示しておシ、書込制御信
号が有効になると書込み用ドライバ7が書込み動作を行
なうので、その有効期間は書込みデータの出力となる。
号が有効になると書込み用ドライバ7が書込み動作を行
なうので、その有効期間は書込みデータの出力となる。
既に述べたように書込み時のレベルは読出し時のレベル
に比較して大きいので、差動波形もそのように大振幅の
波形となシ、書込み終了とともに元の振幅に復帰する。
に比較して大きいので、差動波形もそのように大振幅の
波形となシ、書込み終了とともに元の振幅に復帰する。
第2図(d)は増幅器1の出力15.16の間の包絡波
形である。書込み動作時はスイッチ回路5は書込制御信
号によりオフ制御されるため、積分回路は書込み動作開
始前の電位を保持する。したがって書込み動作になって
も増幅器1の利得は読込み時の利得に固定され、書込み
動作中の大振幅入力に対して出力振幅を一定にするよう
な動作を行なわないので、増幅器1からは大振幅の波形
が出力される。従来例の場合にflAGc回路が動作す
るため第2図(C)に示す101−2のような波形とな
る。
形である。書込み動作時はスイッチ回路5は書込制御信
号によりオフ制御されるため、積分回路は書込み動作開
始前の電位を保持する。したがって書込み動作になって
も増幅器1の利得は読込み時の利得に固定され、書込み
動作中の大振幅入力に対して出力振幅を一定にするよう
な動作を行なわないので、増幅器1からは大振幅の波形
が出力される。従来例の場合にflAGc回路が動作す
るため第2図(C)に示す101−2のような波形とな
る。
書込制御信号が無効となる書込み動作終了時点では、ス
イッチ回路5が閉じ、AGC回路は書込み動作開始前の
利得状態から動作を開始するので、第2図(e)の10
1−1のような波形とはならず、読出し開始と同時に元
のレベルが出力される。
イッチ回路5が閉じ、AGC回路は書込み動作開始前の
利得状態から動作を開始するので、第2図(e)の10
1−1のような波形とはならず、読出し開始と同時に元
のレベルが出力される。
したがって、書込み動作から読出し動作に移る段階での
読出し出力のレベルの低下は回避できる。
読出し出力のレベルの低下は回避できる。
(発明の効果)
本発明は以上、詳しく説明したように読出し回路のAG
C回路にスイッチ回路を挿入し、書込み時は書込制御信
号によってスイッチ回路を開き、増幅器の利得を読出し
時の利得に固定し、再度の読出し時にはその固定した利
得からAGC動作を行なわせるように構成しであるので
、書込み時から読出し時に移行するときの読出し誤シを
軽減化し、信頼性の高い読出し書込み回路を提供できる
という効果がある。
C回路にスイッチ回路を挿入し、書込み時は書込制御信
号によってスイッチ回路を開き、増幅器の利得を読出し
時の利得に固定し、再度の読出し時にはその固定した利
得からAGC動作を行なわせるように構成しであるので
、書込み時から読出し時に移行するときの読出し誤シを
軽減化し、信頼性の高い読出し書込み回路を提供できる
という効果がある。
第1図は本発明による読出し書込み回路の実施例を示す
図である。第2図は第1図の動作を説明するための波形
図である。 1・・・増幅器 2・・・復号回路 3・・・整流器 4・・・バッファ 5・・・スイッチ回路 6・・・積分回路 7・・・書込み用ドライバ 8・・・ヘッド 9・・・AGC回路 10・・・ヘッド中線 11・・・復号信号 12・・・書込制御信号 13.14・・・ヘッド端子(差動) 15.16・・・増幅器出力 17・・・整流器出力 18・・・バッファ出力 19・・・スイッチ回路出力 20・・・積分回路出力
図である。第2図は第1図の動作を説明するための波形
図である。 1・・・増幅器 2・・・復号回路 3・・・整流器 4・・・バッファ 5・・・スイッチ回路 6・・・積分回路 7・・・書込み用ドライバ 8・・・ヘッド 9・・・AGC回路 10・・・ヘッド中線 11・・・復号信号 12・・・書込制御信号 13.14・・・ヘッド端子(差動) 15.16・・・増幅器出力 17・・・整流器出力 18・・・バッファ出力 19・・・スイッチ回路出力 20・・・積分回路出力
Claims (1)
- 書込み読出し用ヘッドの出力を増幅する増幅器と、前記
増幅器出力を入力とする復号回路と、前記増幅器出力を
整流し、積分した出力によつて前記増幅器の増幅度を制
御するAGC回路部と、書込制御信号により前記書込み
読出し用ヘッドを駆動する書込み用ドライバとを含む磁
気記憶装置の読出し書込み回路において、前記AGC回
路部の積分回路の入力にスイッチ回路を挿入し、前記ス
イッチ回路の開閉制御入力に前記書込制御信号を接続し
、書込み時、前記スイッチ回路を開とするように構成し
たことを特徴とする磁気記憶装置における読出し書込み
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26793786A JPS63122004A (ja) | 1986-11-11 | 1986-11-11 | 磁気記憶装置における読出し書込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26793786A JPS63122004A (ja) | 1986-11-11 | 1986-11-11 | 磁気記憶装置における読出し書込み回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63122004A true JPS63122004A (ja) | 1988-05-26 |
Family
ID=17451675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26793786A Pending JPS63122004A (ja) | 1986-11-11 | 1986-11-11 | 磁気記憶装置における読出し書込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63122004A (ja) |
-
1986
- 1986-11-11 JP JP26793786A patent/JPS63122004A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331715A1 (en) | Automatic gain control system | |
| JPS61166212A (ja) | 記憶手段制御装置 | |
| JP3070927B2 (ja) | データキャリア | |
| JPS60175399U (ja) | Eepromの書き込み電圧制御回路 | |
| JPH05234374A (ja) | 半導体回路の電流低減回路 | |
| JPS6093167U (ja) | 情報再生装置 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS59144015A (ja) | 情報処理装置 | |
| JPS62212749A (ja) | 半導体記憶装置 | |
| JPS6074300U (ja) | 電気的に消去可能なプログラマブル読出し専用メモリ | |
| JPS60758U (ja) | リニアトラツキングプレ−ヤのエンド検出機構 | |
| JPS59149538A (ja) | 速度変換回路 | |
| JPS62164458U (ja) | ||
| JPS5859386U (ja) | 相順切替え装置 | |
| JPS5835197U (ja) | ラジオ付きテ−プレコ−ダ | |
| JPS59124048A (ja) | 磁気テ−プ装置 | |
| JPH0266705A (ja) | データ読出し回路 | |
| JPS58200340A (ja) | アナログ入力装置 | |
| JPH0129092B2 (ja) | ||
| JPS59128570U (ja) | 蓄積管オシロスコ−プ | |
| JPS59194113U (ja) | テ−プレコ−ダの自動利得制御回路 | |
| JPS613588U (ja) | カウンタ回路 | |
| JPS586418U (ja) | Agc回路 | |
| JPS60194725U (ja) | テ−プレコ−ダ | |
| JPS58100325U (ja) | 露出制御装置 |