JPS58200340A - アナログ入力装置 - Google Patents
アナログ入力装置Info
- Publication number
- JPS58200340A JPS58200340A JP8249582A JP8249582A JPS58200340A JP S58200340 A JPS58200340 A JP S58200340A JP 8249582 A JP8249582 A JP 8249582A JP 8249582 A JP8249582 A JP 8249582A JP S58200340 A JPS58200340 A JP S58200340A
- Authority
- JP
- Japan
- Prior art keywords
- input
- controller
- sequence
- active filter
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電子計算機にデータを入力するアナログ入力装
置に関する。
置に関する。
従来のアナログ入力装置は第１図のように構成されてい
た。同図において、（１）（（・ＩＡ）、 （ＩＢ）・
・・（ＩＮ） ）はシグナルコンディショナ及びマルチ
プレクサで構成されるスキャナボードである：） （２
）はスキャナボード（１）から出力されるアナログ信号
を増幅するん１、（３）は特性の可変が可能なアクティ
ブフィルタ、（４）は〜勺コンバータ、（６）はコント
ローラである。コントローラ（５）は入出力バスαＱを
介してＣＰＵＫ接続されている。そしてコントローラ（
５）はＣＰＵからの指令に応じ、所定のスキャナボード
（１）のいずれかを選択し、ディジタル信号に変換した
データをＣＰＵに転送する役割を有する。
た。同図において、（１）（（・ＩＡ）、 （ＩＢ）・
・・（ＩＮ） ）はシグナルコンディショナ及びマルチ
プレクサで構成されるスキャナボードである：） （２
）はスキャナボード（１）から出力されるアナログ信号
を増幅するん１、（３）は特性の可変が可能なアクティ
ブフィルタ、（４）は〜勺コンバータ、（６）はコント
ローラである。コントローラ（５）は入出力バスαＱを
介してＣＰＵＫ接続されている。そしてコントローラ（
５）はＣＰＵからの指令に応じ、所定のスキャナボード
（１）のいずれかを選択し、ディジタル信号に変換した
データをＣＰＵに転送する役割を有する。
このような、アナログ入力装置で取扱う信号には一般に
、ｍＶ （０〜±１００ｍＶ）、 Ｖ（＋ＩＶ〜＋５ｖ
）、及び電流（４〜２０ｙｎＡ）入力等があり、それぞ
れ信号レベルに対応して、シグナルコンディショナ（１
＾ＩＢ。
、ｍＶ （０〜±１００ｍＶ）、 Ｖ（＋ＩＶ〜＋５ｖ
）、及び電流（４〜２０ｙｎＡ）入力等があり、それぞ
れ信号レベルに対応して、シグナルコンディショナ（１
＾ＩＢ。
・・・ＩＮ）が設けられているがコントローラ（５）の
入力シーケンス及びアクティブフィルタ（３）の特性は
入力信号レベルに無関係に１ハイゲインで高精度に入力
を行なうｍＶ大入力満足するように設定されていた。
入力シーケンス及びアクティブフィルタ（３）の特性は
入力信号レベルに無関係に１ハイゲインで高精度に入力
を行なうｍＶ大入力満足するように設定されていた。
以上のような設定に於ては、■入力及び電流入力等のロ
ーゲイン入力には最適ではなく、入力速度が必要以上に
遅くなる欠点があった。
ーゲイン入力には最適ではなく、入力速度が必要以上に
遅くなる欠点があった。
本発明は以上の欠点の除去するアナログ入力装置を提供
することを目的とする。
することを目的とする。
本発明は、入力信号に対応したシグナルコンディショナ
の種類又は入力ゲインに応じて、アナログシーケンス及
びアクティブフィルタの特性を最適に設定するようにし
丸ものである。
の種類又は入力ゲインに応じて、アナログシーケンス及
びアクティブフィルタの特性を最適に設定するようにし
丸ものである。
第２図は本発明の一実施例を示すブロック図である。同
図に於て、（１）はスキャナボードであり、シグナルコ
ンディショナ及びマルチプレクサによし構成されており
、又（１人）はｍＶ入力用、（ＩＢ）はＶ入力用、（Ｉ
Ｎ）は電流入力用である。（２）はん１で、スキャナボ
ード（１）からナナログバス（１００）に出力されたア
ナログ信号を増幅する。（３）は特性の可変袋アクティ
ブフィルタ、（４）はＮ勺コンバータ、（５）ハ本ｉ［
のコントローラであ１７、ＣＰＵの入出力バス（４００
）とのインタフェイス部及び前記スキャナボード（１）
、 Ａｍｐ （２）、アクティブフィルタ（３）、Ａ
／ｂコンバータ（４）等に対するコントロール部によ抄
構成されている。（６）はスキャナボード識別線（３０
０）の線番号をデコードし、アドレスカウンタ（８）の
スゲ タートアドレスを決定するデプーギである。（７）はア
ドレスカウンタ（８）からのスタートアドレスにより異
なったシーケンスを発生するシーケンスＲＯＭであり、
（８）はデコーダ（６）又はコントローラ（５）Ｋより
制御されるシーケンスＲＯＭ （７）のアドレスカウン
タ、（２００）はスキャナボード選択用のアドレスライ
ンである。
図に於て、（１）はスキャナボードであり、シグナルコ
ンディショナ及びマルチプレクサによし構成されており
、又（１人）はｍＶ入力用、（ＩＢ）はＶ入力用、（Ｉ
Ｎ）は電流入力用である。（２）はん１で、スキャナボ
ード（１）からナナログバス（１００）に出力されたア
ナログ信号を増幅する。（３）は特性の可変袋アクティ
ブフィルタ、（４）はＮ勺コンバータ、（５）ハ本ｉ［
のコントローラであ１７、ＣＰＵの入出力バス（４００
）とのインタフェイス部及び前記スキャナボード（１）
、 Ａｍｐ （２）、アクティブフィルタ（３）、Ａ
／ｂコンバータ（４）等に対するコントロール部によ抄
構成されている。（６）はスキャナボード識別線（３０
０）の線番号をデコードし、アドレスカウンタ（８）の
スゲ タートアドレスを決定するデプーギである。（７）はア
ドレスカウンタ（８）からのスタートアドレスにより異
なったシーケンスを発生するシーケンスＲＯＭであり、
（８）はデコーダ（６）又はコントローラ（５）Ｋより
制御されるシーケンスＲＯＭ （７）のアドレスカウン
タ、（２００）はスキャナボード選択用のアドレスライ
ンである。
次に第３図、第４図を併用して、第２図に示した本発明
の一実施例の動作を説明する。このアナログ入力装置で
取扱うアナログ信号レベルはθ〜±１００ｍＶの低レベ
ル、＋１〜＋５ｖ程度の高レベル。
の一実施例の動作を説明する。このアナログ入力装置で
取扱うアナログ信号レベルはθ〜±１００ｍＶの低レベ
ル、＋１〜＋５ｖ程度の高レベル。
電流４〜２０ｍＡが１００ｍＶ〜ＩＶＫ変換された中レ
ベルがあり、それぞれのレベルに対応したスキャナボー
ド（１人）、 （ＩＢ）ｌ・・・（ＩＮ）より入力され
る。高、中。
ベルがあり、それぞれのレベルに対応したスキャナボー
ド（１人）、 （ＩＢ）ｌ・・・（ＩＮ）より入力され
る。高、中。
低の各レベルのアナログ信号はＡｍｐ（２）Ｋより信号
レベルに応じて低、中、高のゲインで増幅され、アクテ
ィブフィルタ（３）により十分なノイズ除去が表された
後、Ｎ勺コンバータ（４）により〜勺変換される。低レ
ベル信号は高ゲインで増幅されるが、この場合には第４
図に示すようにＡｍｐ （２）の応答が遅くなると共に
、ノイズの除去を十分に行なうため、アクティブフィル
タ（３）のカットオフ周波数を低くする必要があり、ア
クティブフィルタ（３）の出力のセットに時間がかかる
ため、Ｎ勺コンバータ（４）の〜勺変換タイミングも遅
らせる必要がある。
レベルに応じて低、中、高のゲインで増幅され、アクテ
ィブフィルタ（３）により十分なノイズ除去が表された
後、Ｎ勺コンバータ（４）により〜勺変換される。低レ
ベル信号は高ゲインで増幅されるが、この場合には第４
図に示すようにＡｍｐ （２）の応答が遅くなると共に
、ノイズの除去を十分に行なうため、アクティブフィル
タ（３）のカットオフ周波数を低くする必要があり、ア
クティブフィルタ（３）の出力のセットに時間がかかる
ため、Ｎ勺コンバータ（４）の〜勺変換タイミングも遅
らせる必要がある。
又高レベル信号は低ゲインで増幅されるためＡｍｐ（２
）の応答が早く、ノイズマージンも十分にあり、アクテ
ィブフィルタ（３）のカットオフ周波数を高くすること
ができるため、上記フィルタ出力をセットする時間は短
かくなり、上記Ｎ勺変換タイ２ングを早めることができ
る。
）の応答が早く、ノイズマージンも十分にあり、アクテ
ィブフィルタ（３）のカットオフ周波数を高くすること
ができるため、上記フィルタ出力をセットする時間は短
かくなり、上記Ｎ勺変換タイ２ングを早めることができ
る。
以上のように入力信号レベルに応じて最適な入力シーケ
ンス及びアクティブフィルタ周波数を決定し、アナログ
入力を行表うために１本発明では選択されたスキャナボ
ードの種類を示す信号をスキャナボード識別線（３００
）によりデコーダ（６）に入力し、デコーダ出力により
シーケンスＲＯＭ （７）のアドレスカウンタ（８）の
アドレスを決定する。
ンス及びアクティブフィルタ周波数を決定し、アナログ
入力を行表うために１本発明では選択されたスキャナボ
ードの種類を示す信号をスキャナボード識別線（３００
）によりデコーダ（６）に入力し、デコーダ出力により
シーケンスＲＯＭ （７）のアドレスカウンタ（８）の
アドレスを決定する。
シーケンスＲＯＭ （７）には第３図に示すように、各
エリアごとにそれぞれ高、中、低の入力レベルに対応し
たＮ勺変換タイ５ング、アクティブフィルタのカットオ
フ周波数等の制＃シーケンスデータが書込まれてあり、
これらのシーケンスデータはアドレスカウンタ（８）に
よ抄読出されコントローラ（５）に出力される。コント
ローラ（５）ではとのＲＯＭデータによりＮ勺変換タイ
ミング、アクティブフィルタのカットオフ周波数等を決
定し、入力レベルに対応し九最適なアナログ入力の制御
を行なう。
エリアごとにそれぞれ高、中、低の入力レベルに対応し
たＮ勺変換タイ５ング、アクティブフィルタのカットオ
フ周波数等の制＃シーケンスデータが書込まれてあり、
これらのシーケンスデータはアドレスカウンタ（８）に
よ抄読出されコントローラ（５）に出力される。コント
ローラ（５）ではとのＲＯＭデータによりＮ勺変換タイ
ミング、アクティブフィルタのカットオフ周波数等を決
定し、入力レベルに対応し九最適なアナログ入力の制御
を行なう。
尚、本発明は、１）シーケンスＲＯＭ （７）のシーケ
ンスデータの読出しを、入力ゲインに対応して行ない、
実際の入力ゲインごとに最適な入力制御を行なうこと、
ｌ）ノイズ等によりアナログ入力に大きなバラツキやデ
ータオーバフローが生じた場合に、シーケンスＲＯＭ
（７）のスタートアドレスｔＪ％常シーケンスエリアに
し、フィルタのカットオフ周波数を最小とじえり、い変
換を複数回行なう等のりカバリ−制御を行なうこと、帽
ユーザシステムに対応した制御データエリアをシーケン
スＲＯＭ （７）に設けることにより特殊動作を行なう
こと、などが可能となる。
ンスデータの読出しを、入力ゲインに対応して行ない、
実際の入力ゲインごとに最適な入力制御を行なうこと、
ｌ）ノイズ等によりアナログ入力に大きなバラツキやデ
ータオーバフローが生じた場合に、シーケンスＲＯＭ
（７）のスタートアドレスｔＪ％常シーケンスエリアに
し、フィルタのカットオフ周波数を最小とじえり、い変
換を複数回行なう等のりカバリ−制御を行なうこと、帽
ユーザシステムに対応した制御データエリアをシーケン
スＲＯＭ （７）に設けることにより特殊動作を行なう
こと、などが可能となる。
本発明は以上のようになるものであって、入力信号に対
応したシグナルコンディショナの種類又は入力ゲインに
応じてアナログ入カシーケンス及三 びアクティブフィルタの特性を最適に設定することＫよ
抄入カノイズの完全除去及び入力速度の向上が得られる
効果がある。
応したシグナルコンディショナの種類又は入力ゲインに
応じてアナログ入カシーケンス及三 びアクティブフィルタの特性を最適に設定することＫよ
抄入カノイズの完全除去及び入力速度の向上が得られる
効果がある。
第１図は従来のアナログ入力装置の構成図、第２図は本
発明の一実施例の構成図、第３図はシーケンスＲＯＭ内
のメモリ区画の内容を示す図、第４図は各レベルに対す
る応答速度（Ａ図）と動作タイミング（Ｂ図）を示す図
である。 １・・・スキャナボード、２・・−Ａｍｐ 。 ３・・・アクティブフィルタ、４・・・ν勺コンバータ
、５・・・コントローラ、 ６・・・デコーダ、７・
・・シーケンスＲＯＭ、８・・・アドレスカウンタ、３
００・・・スキャナボード識別線、 ４００・・・入出力パス。 代理人 弁理士 井 上 −男 第 １ 図 第３図 第３図 （Ａ） ＣＢ） 高ゲイン’ｌ１ｎｌｆ乙呻匍
発明の一実施例の構成図、第３図はシーケンスＲＯＭ内
のメモリ区画の内容を示す図、第４図は各レベルに対す
る応答速度（Ａ図）と動作タイミング（Ｂ図）を示す図
である。 １・・・スキャナボード、２・・−Ａｍｐ 。 ３・・・アクティブフィルタ、４・・・ν勺コンバータ
、５・・・コントローラ、 ６・・・デコーダ、７・
・・シーケンスＲＯＭ、８・・・アドレスカウンタ、３
００・・・スキャナボード識別線、 ４００・・・入出力パス。 代理人 弁理士 井 上 −男 第 １ 図 第３図 第３図 （Ａ） ＣＢ） 高ゲイン’ｌ１ｎｌｆ乙呻匍
Claims (1)
- ＣＰＵの入出力バスとのインタフェイス及びスキャナボ
ード、 Ａｍｐ 、アクティブフィルタ、Ａ／′Ｄコン
バータ等に対する制御を行なうコントルーラと、所定範
囲の入力レベルに対応した異なるゲインを有しコントロ
ーラからの走査により選択される前記スキャナボードと
、この選択されたスキャナボードの識別線番号をデコー
ドするデコーダと、このデコーダ出力又はコントローラ
出力にょジスタートアドレスを決定されるアドレスカウ
ンタと、このアドレスカウンタの指示するアドレスに応
じて異なるシーケンスを発生し前記コント京−ラに出力
するＲＯＭとを具備し、前記コントローラは前記ＲＯＭ
からのシーケンスによシ入カレベルに応じたΦ変換タイ
ミング、アクティブフィルタのカットオフ周波数等を制
御することを特徴とするアナログ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249582A JPS58200340A (ja) | 1982-05-18 | 1982-05-18 | アナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8249582A JPS58200340A (ja) | 1982-05-18 | 1982-05-18 | アナログ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58200340A true JPS58200340A (ja) | 1983-11-21 |
Family
ID=13776066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8249582A Pending JPS58200340A (ja) | 1982-05-18 | 1982-05-18 | アナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200340A (ja) |
-
1982
- 1982-05-18 JP JP8249582A patent/JPS58200340A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57129189A (en) | Control device for motor | |
| EP0798733A3 (en) | A synchronous semiconductor memory integrated circuit, a method for accessing said memory and a system comprising such a memory | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JPH05343994A (ja) | アナログ信号レベル変換回路 | |
| JP3055266B2 (ja) | 音声切換制御装置 | |
| JPS5730196A (en) | Information processor | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPS62212749A (ja) | 半導体記憶装置 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH0132135Y2 (ja) | ||
| JPS5539912A (en) | External input cassette system of digital differential analyzer | |
| JPH0247743A (ja) | マイクロコンピュータ | |
| JPH03139724A (ja) | データ処理装置 | |
| JPS59108326U (ja) | 自動レンジ切換回路 | |
| JPS59107498A (ja) | メモリのデ−タの読み出し方法 | |
| JPH05257929A (ja) | 表データ形式自動作成装置 | |
| JPS55138132A (en) | Signal processor | |
| JPS63122004A (ja) | 磁気記憶装置における読出し書込み回路 | |
| JPS63195749A (ja) | リ−ドオンリ−メモリの選択信号制御方式 | |
| JPS61272850A (ja) | メモリカ−ド | |
| JPS59160347U (ja) | 音声出力装置 | |
| JPH0266705A (ja) | データ読出し回路 | |
| JPH02151954A (ja) | プログラムの処理速度制御装置 | |
| JPH02310804A (ja) | 読出し制御回路 | |
| JPH05234374A (ja) | 半導体回路の電流低減回路 |