JPS6312241U - - Google Patents

Description

【図面の簡単な説明】

第１図はソロバン電卓のデスプレー及び操作キ
ーの配置図です。そのうち、イの１列はデスプレ
ーで、ロの５列は操作キーです。(1)デスプレー
のうち、ニの部分は置数や演算結果を表示します
。(2)デスプレーのうち、ハの部分は（±）やエ
ラーを表示します。(3)操作キーのうちヘの部分
８行は数字キー、(4)操作キーのうちホの部分２
行は演算キーや電源スイツチを配置したものです
。(5)第２図は内部回路の概要図です。内部回路
の結線方法は種々有る事と、回路は実用新案登録
請求の範囲外になるので、以下簡単な図面と説明
にしました。(6)この図面では現在使用されてい
る電卓の回路を基準にして、それにどのような機
能を付加すればソロバン電卓として使用出来るか
を、ブロツク的に書きました。(7)イ〜ワの各列
、各行は全て数字キーでわかりやすくする為にダ
ブル接点でかきました。(8)リ〜ワの各数字キー
（８ケ）の行は１〜５の数値を発生させます。即
ち数字キーの各行下段の同じ数値の接点を並列に
接続して１〜５（ｄ〜ｆ）の数値信号を発生させ
レジスター１ノに入れます。(9)イ〜チの数字キ
ー（５ケ）の列は、各桁毎の５ケの数字キーの上
段の接点を並列に接続し、ダイオードナと理論積
回路ツと微分回路ネでその桁に必要な０の信号を
発生させ、レジスター１ノに入れます。（数字キ
ーを押している時間内に必要な０信号を発生させ
るだけのスピイードを回路に持たせる）。(10)ラ
は加算、又は減算信号の記憶回路です。カ，ヨの
演算キーで発生した加減算信号を記憶します。〓
(11)１１〓ムは理論積回路であり、ラより発生し
た加減算信号と、数字キーより発生した信号によ
り、加減の演算信号を発生します。（ナはダイオ
ード、ウはＯＮレデータイマーで数値がレジスタ
ー１ノに入るに必要な時間とします）。〓(12)１
２〓ノはレジスター１でこの中の数値は、数字キ
ーの操作で発生した加減算の演算信号ｇ，ｈによ
りヲのレジスター２の数値と加減算して、レジス
ター２ヲに記憶し、それをデスプレイーヤで表示
します。(13)乗除算、被乗除数は加減算と同様に
して、レジスター２ヲに記憶される。被乗除数は
タ，レの乗除算演算キーの乗除信号により一担ク
のレジスター３に記憶され、レジスター２ヲは０
にリセツトされます。乗除数も加減算と同様にし
てレジスター２ヲに入れ、ソのイコール信号演算
キーにり発生する乗除算信号で演算をして、その
結果をレジスター２ヲに入れて、デスプレーヤで
表示します。（レジスター３は０にリセツトしま
す）。

Claims (1)

【実用新案登録請求の範囲】
1. ソロバンと同様に、各桁毎に独立した５ケ（１
   ，２，３，４，５）の数字キーと、その数字を表
   示するデスプレーとが１対となり、それ等が数桁
   組合わさつた電卓。