JPS631227A - 複数装置間相互のデータ伝送システムおよびデータ伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明は複数装置間相互のデータ伝送システムに係り、
特に、構内電話交換システムその他のローカル・ネット
ワークにおいて、複数の端末煎関で音声データを含むデ
ジタル・データを相互に送受信するためのシステムの改
良に関する。

（発明の概要） 本発明は複数の装置を送受信伝送ラインで接続して構成
されている。各装置は一定の周期内で複数のタイム・ス
ロットを作成する。これらタイム・スロットのうちの１
つは同期信号用、他の１つは制御信号用、残りのタイム
・スロットは各装置に割り当てられるデータ送受信用で
ある。ざらに、それら各装置は、送受信兼用伝送ライン
上の制御信号を検出して各装置が使用しているデータ送
受信用タイム・スロットの使用状態マツプを作成するマ
ツプ作成手段と、使用状態マツプ中の空きタイム・スロ
ットを検索して空きタイム・スロット番地を制御信号で
出力する手段と、を備えている。

そして、その受信された制御信号に基づき、各装置がい
ずれのデータ送受信用タイム・スロットを使用している
かの使用状況マツプを検索して空き番地を制御信号によ
って出力し、データ送受信用タイム・スロット数以上の
装置が接続されていても、空きチャンネルを用いてデー
タ伝送が確保される。

（従来技術とその問題点） 複数装置間相互のデータ伝送システムにはいわゆるスタ
ー型ネットワーク・システム、ループ型ネットワーク・
システム等があるが、いずれも装置間の接続・交信のた
めに主制御装置が必要であるから、その主制御装置自体
の構成も複雑となる上縁伝送ラインが長くなり、設備コ
ストがかさむ欠点がある。

そこで、本出願人はこのような従来システムの欠点を解
決するために、昭和６０年１２月２７日付特ＦｆＩ昭６
０−２９３２４９号をもって新規な構成の複数装置間相
互のデータ伝送システムを提案した。

すなわち、送受信兼用伝送ラインによって相互に接続さ
れた複数の装置と、−定の周期で同明信号を送信する手
段から構成されている。各装置は、その同門信号を基準
にして、上記−定の周期内で前記装置数よりも多い数で
分割された複数のタイム・スロットであって、各タイム
・スロットには信号の送受信のための時間長と信号の装
置間最大伝送遅延時間とが含まれており、これらタイム
・スロットの１つが同期信号用、他の１つが制御信号送
受信用、残りのタイム・スロットがデータ装置受信用で
あるようなタイム・スロットを作成する手段と、前記同
期信号用タイム・スロットに同期して開かれる第１のゲ
ートと、前記制御送受信用タイム・スロットに同期して
開かれる第２のゲートと、その装置に該当するデータ送
受信用タイム・スロットに同期して開かれる第３のゲー
ト。

および前記各ゲートが開かれているときに必要な信号を
送受信する手段と、を有している。

このような複数装置間相互のデータ伝送システムは、例
えば同期信号を送出する機能を備えたライン・インター
フェースＩ／Ｆを有するｎ個の端末装置」〜ｎを送受信
兼用ラインに接続して構成され、主制御装置を不要とし
たものである。

しかしながら、このような複数装置間相互のデータ伝送
システムでは、接続形成されるチャンネル数すなわちデ
ータ送受信用タイム・スロット数と装置数が同じである
から、接続する装置数の増加が困難であり、この点で改
良すべき点がある。

（発明の目的） 本発明はこのような状況の下になされたもので、タイム
・スロットの制約に伴う各装置の接続可能なチャンネル
数以上のヂャンネル数形成が可能であり、接続する装置
数の増加が容易な複数装置間相互のデータ伝送システム
を得るものである。

（発明の構成と効果） このような目的を達成するために本発明は、送受信兼用
伝送ラインによって相互に接続された複数の装置を具備
している。

それら各装置は、−定の周期内で複数に分ｖ１シて形成
されかつ信号の送受信のための時間長と信号の装置間最
大伝送遅延時間とが含まれたｆｓ２数のタイム・スロッ
トであって、これらタイム・スロットの１つが開明信号
用、他の１つが制御信号送受信用、残りの各タイム・ス
ロットが装置に対応したデータ送受信用であるタイム・
スロットを作成するタイム・スロット作成手段と、前記
同期信号用タイム・スロットに同期して開かれる第１の
ゲートと、前記制御送受信用タイム・スロットに同期し
て開かれる第２のゲートと、前記データ送受信用タイム
・スロットに同期して開かれる第３のゲートと、前記各
ゲートが開かれているときに必要な信号を送受信する送
受信手段と、前記送受信兼用伝送ライン上の前記制御信
号を検出して前記各装置が使用しているデータ送受信用
タイム・スロットの使用状態マツプを作成するマツプ作
成手段と、前記使用状態マツプ中の空きタイム・スロッ
トを検索して空きタイム・スロット番地に対応した制御
信号を出力する手段と、を備えている。

そのため、このような本発明によると、各装置が送受信
兼用伝送ラインに接続された他の装置の接続状況を互い
に監視して接続状態マツプを有し、各装置がデータを伝
送した場合には、自己のマツプから空きチャンネルを検
索してその空きチャンネルデータを制御信号によって出
力して接続チャンネルが形成されるから、各装置のデー
タ送受信用タイム・スロット数以上の装置数とのデータ
伝送が可能となる。

（実施例の説明） 以下本発明の詳細な説明する。

第１図は本発明に係るデータ伝送システムの具体的な構
成を概略的に示している。

同図において、２本の送受信兼用ライン１には同一のＰ
個の装置１〜Ｐ（１，２，・・・、ｉ、・・・。

ｋ、・・・ｔ　ｎｓ・・・、Ｐ）が２線式マルチドロッ
プ方式によって相互に接続されており、各装置１〜Ｐは
例えばコンピュータによって制御される端末機や電話機
である。各装置１〜Ｐは各々ライン・インターフェース
（１／Ｆ）を備えており、これら各ラインＩ／Ｆには同
期信号を送出する機能が内蔵されている。

例えば装置１は、第２図に示すように、−定時間Ｔの間
隔で送受信兼用ライン１上に同期信号Ｓを送出するとと
もに、周期Ｔを装置数より少ない例えば（ｎ＋２）個に
分割することによって因明Ｔ内に同一時間長の連続する
（ｎ＋２＞個のタイム・スロット５Ｔｘ（ｘはＳ、Ｃ，
１，２，”’。

ｉ、・・・Ｉｋｌ・・・、ｎ）を形成する機能を有して
いる。

同期信＠Ｓは、後述するように特定のビット・パターン
を有しており、各装置２〜Ｐはこの同期信号Ｓを検出し
てこれら基づくタイム・スロットＳＴＸの形成手段を有
しているが、各装置２〜Ｐにおける一連のタイム・スロ
ットＳＴｘは、装置１におけるそれを基準とすると、信
号の伝播時間だけ位相遅れを有している。

タイム・スロットＳＴＸ中の第１番目のタイム・スロッ
トＳＴｓは装置１〜Ｐ相互の同期確立用の同期チャンネ
ルであって、上述した同期信号Ｓがこのタイム・スロッ
トＳＴｓで送受信される。

第２番目のタイム・スロットＳＴｃは装置１〜Ｐ中の少
なくとも２台の装置を相互に接続もしくは切離するため
の制御チャンネルであり、制御信号［）Ｃがこのタイム
・スロットＳＴＣで送受信される。制御信号ＤＣの内容
は後述する。

このタイム・スロットＳＴｃにおいて、例えばある１個
の装置が他の１個の装置をアドレス指定して接続要求を
送り、それ以後の同期下のタイム・スロットにおいて該
当する他の装置がある装置に接続完了した旨応答すれば
、これら２個の装置が相互に接続されて交信が可能とな
る。接続状態にある２つの装置を切離すためには接続要
求に代えて切離要求を出してそれに応答することによっ
てなされる。

他のタイム・スロットＳＴＩ〜ＳＴｎはデータ送受信用
のデータデヤンネルであり、各装置１〜Ｐ間でデータを
送信するための時間帯である。例えば、装置ｊと装置ｋ
が接続されて相互に交信するとぎには、タイム・スロッ
トＳＴｉにおいて装置ｉがデータ信号Ｄｉを送出して装
置ｋがこれを受信し、タイム・スロットＳＴｋにおいて
装置ｋがデータ信号Ｄｋを送出して装置ｉがこれを受信
する。これによってデータ信号の全二ｍ通信、音声の双
方向同時通話が実現される。

これら各信号Ｓ、ＤＣ，Ｄ１〜Ｄｎは各々同一ビット数
、例えば１０ビツトで構成され、τｂの時間長を有して
いる。装置１〜Ｐから送出された信号が伝播時間による
遅延のために送受信兼用ライン１上で相互に重ならない
ようにするために、各タイム・スロットにはガードタイ
ムτＱが設けられている。符号τｄは最も伝送距離の長
い２個の装置間における最大伝播遅延時間である。

第３図は２つの装置間での信号の送受信タイミングと各
信号のビット構成を、装置ｉから装置ｋにデータ信号Ｄ
ｉが伝送される様子を例に拡大して示している。

送信側装置ではタイム・スロットＳＴｉのスタートに同
期してデータ信号Ｄｉが送出されるが、伝播遅延時間は
交信を行なう装置相互間の距離によって変化するから、
受信側装置にでは信号Ｄｉがそのタイム・スロットＳＴ
ｉ内で到着はするものの受信タイミングの位相がタイム
・スロットＳＴｉ内で変化し、非同期となる。　。

これに対処するために、データ信号Ｄ１はビット列ｄ１
〜ｄ８の前にスタート・ビットＳＴを、後にストップ・
ビットＳＴを各々付加して形成されており、調歩同期方
式といわれる。そのため、データビットが８ビツトで構
成されるとすると、データ信号Ｄｉは１０ビツトとなる
。

データ信号Ｄｉ以外の信号すなわち同期信号Ｓおよび制
御信号ＤＣも同じように調歩同明方式のビット構成とな
っている。

第４図は同期信号Ｓの特定ビット・パターンの一例を示
しており、すべてのデータビットｄ１〜ｄ８が１であり
、このビット列の前後にスタート・ビットＳＴおよびス
トップ・ビットＳＴが付加されている。

制御信号ＤＣによって送受信される制御電文や、データ
信号Ｄｉによって送受信されるデータ電文のフォーマッ
トとしては色々あるが、−例としてＨＤＬＣ（ハイ・レ
ベル・データ・リンク・コントロール）と呼ばれるもの
が用いられる。

ＨＤＬＣのフリレーム型式は、第５図に示すように、開
始フラグ（Ｆ）フィールド、アドレス（Ａ＞フィールド
、制御（Ｃ）フィールドくいずれも８ビツト）、任意ビ
ット数の情報（Ｉ＞フィールド、１６ビツトの検査（フ
レーム・チエツク・シーケンス：Ｆｅ２）フィールド、
および８ビツトの終止フラグ（Ｆ）フィールドから構成
されている。

開始および終止フラグ・フィールドはフレームの始終を
識別するもので、開始フラグによりＣＲＣ（サイクリッ
ク・リダンタンシイ・チエツク）方式による伝送エラー
の検査が開始され、終止フラグによって終了する。

アドレスフィールドは送信相手装置のアドレスを指定す
るために用いられる。例えば、装置ｉが装置にと交信す
る場合、装置ｉから装置ｋに送られる制御伝聞のアドレ
スフィールドには装置にのアドレスが設定される。この
制御伝聞に対して装置ｋが応答する場合にはその応答制
御伝聞のアドレスフィールドには装置ｉのアドレスが設
定される。

装置ｉ、にとの接続が完了した後筒装置間でデータ伝聞
の送受を行なう場合にはデータ伝聞のアドレスフィール
ドはＨＬ　Ｄ　Ｃ手順の規約に従う。

制御フィールドは自装置から相手装置への呼び掛け、相
手装置から自装置への呼び掛けに対応する対応の区分に
用いられる。

情報フィールドは制御電文とデータ電文とでは異なり、
制御電文では第６図のように情報フィールドが常に１６
ビツトで構成される。すなわち、最初の８ビツトｂ１１
〜ｂ１８は自装置のアドレスを現し、続く８ビツトのう
ち第１ビツトＢ２１は接続要求を、第２ビツトＢ２２は
開放要求（接続の切離し）、第５ビツトＢ２５は接続完
了を、第６ビツトＢ２６は開放完了を、第７ビツトＢ２
７はビジー（交信中）を示している。情報フィールドに
自局のアドレスが含まれているから、相手装置はこのア
ドレスを対応して受信すべきタイム・スロット位置を知
ることが可能である。

データ電文においては、情報フィールドに送信すべきデ
ータが組込まれ、ビット数はデータの長さによって変化
する。

検査フィールドには、フレーム内のすべての２進ビツト
で表現する数値をエラー検査のためにＣＲＣ方式により
送信側が痺術的に計算した結渠が設定される。受信側で
１よ同様の計算を行ない、送られてきた検査フィールド
の値と比較照合して伝送エラー等が発生したか否かチエ
ツクする。

そして、上述したように制御信号Ｄｃやデータ信号Ｃｉ
はスタート・ビットＳＴおよびストップ・ビットＳＴを
含めて１０ビツト構成であるが、これに対して例えば制
御電文は６４ビツトで構成されているから、第６図に示
すように、制御信号ＤＣＩ〜ＤＣ８に分割されてこれら
が８周期に亘って連続して伝送されることにより、１つ
の制御電文が送受信されることになる。

第５図は上述した装置１〜Ｐのうち１つの装置１につい
て１構成例を示している。

ＭＰＵ５は、送信データの作成、受信データの解読、接
続制御、上位ＣＰＵ等の交信処理の伯、後述するような
制御をするものである。

ＭＰＵ５には、そめＭＰＵ５を動作させるプログラムを
記憶したＲＯＭ７．制御に必要なデータ例えば各装置１
〜Ｐの番号や送信すべきデータ。

受信したデータを記憶するＲＡＭ９．上位ＣＰＵとのイ
ンターフェース１１．タイム・スロットＳＴ×の各チャ
ンネルを指定するチャンネル指定レジスタ１３．送受信
バッファ１５．１７．データ信号Ｄｉの送受信バッファ
１９．２１が各々各種バスを介して接続されている。

また、ＲＡＭ９は、第８図に示すようなマツプを記憶す
るエリアを有している。すなわら、システムのチャンネ
ル数に対応するアドレス（番地）１〜ｎを有し、そのア
ドレスが１つのタイム・スロットＳＴ１〜ＳＴｎに割り
当てられている。例えば、１フレームがｎチャンネルに
割り当てられているとき、Ｏ番地はタイム・スロットＳ
Ｔ０゜１番地タイム・スロットＳＴ１．ｎ番地はタイム
・スロットＳＴｎとなる。

そして、ＭＰＵ５の制御のもとて装置の接続状態を分析
してタイム・スロットＳＴｉとＳＴｋが使用されている
と判明するとＲＡＭ９のｉｖ地とに番地が「１」となり
、解除されればｒＯ」となる。

同期信号検出回路２３は、上述した第４図の特定ビット
・パターンで示した同明信号Ｓを検出するもので、例え
ば８ビツトデータｄ１〜ｄ８を入力とするＡＮＤ回路が
含まれ、タイム・スロット発生回路２５に接続されてい
る。

タイム・スロット発生回路２５は、ＭＰＵ５の制御の下
に同期信号検出回路２３からの検出信号によって上述し
た周期Ｔ内で（ｎ＋２＞個に時分割したタイム・スロッ
トＳＴＸを発生させてタイムコントロール２７へ出力す
るものである。すなわら、タイム・スロット中のデータ
チャンネルは装置数より少なくなっている。

このタイムコントロール２７には、ＭＰＵ５で制御され
たチャンネル指定レジスタ１３が接続されており、タイ
ム・スロット発生回路２５からの出力信号とＭＰｔＪ５
の指示によってチャンネル指定レジスタ１３から出力さ
れる制御信号の論理和を出力するＡＮＤ回路を有し、ゲ
ート制御信号Ｇ１〜Ｇ８を発生するものである。すなわ
ち、タイム・スロット発生回路２５からの出力信号とチ
ャンネル指定レジスタ１３からのチャンネル指定信号が
一致するチャンネルタイミングでゲート制御信号０１〜
Ｇ６が出力し、後述するゲート２９゜３５．３７，４１
，４５．４７が開閉される。

同明信号検出回路２３はゲート２９を介して復調回路３
１にバス接続されており、この復調回路３１は送受信兼
用ライン１からのマンチェスタ符号等からＮＲＺ信号に
変換するもので、メディア・インターフェース３３を介
して送受信兼用ライン１へ接続されている。

制御信号受信バッフ１１７およびデータ信号受信バッフ
１２１もゲート３５，３７を介して復調回路３１にバス
接続されている。

同期信号発生回路３９は、ＭＰＵ５の制御の下に同期信
号Ｓを発生するものであり、グー１〜４１を介してＮＲ
Ｚ符号をマンチェスタ符号に変換する変調回路４３に接
続され、この変調回路４３はメディア・インターフェー
ス３３を介して送受信兼用ライン１へ接続されている。

制御信号送信バッファ１５およびデータ信号送信バッフ
ァ１９はゲート４５．４７を介して変調回路４３に接続
されている。

復調回路３１の入力側Ａ点および変調回路３９の出力側
Ｂ点に接続されたキャリア検出回路４９は、各タイム・
スロットＳＴｘにデータが送受信されているか否かを検
出するものであり、ＭＰＵ５にバス接続されている。

また、キャリア検出回路４９には、この装置からのデー
タ信号と他の装置からのデータ信号の有無を検出して送
受信兼用ライン１上での信号の衝突を検出する信号衝突
検出回路を有しており、信号が送受信兼用ライン１上で
衝突するとＭＰＵ５へ検出信号が伝えられる。

次に、本発明のデータ伝送システムの動作例を第９図〜
第１２図に示すフローチャートに基づき説明する。

電源が投入されて装置がＯＮになると、第９図に示すよ
うに、ステップ１００においてＭＰＵ５は周辺回路の初
期設定を行ない、自装置のアドレスデータを上位ＣＰＵ
から受取るためにアドレスデータ要求コマンドをシステ
ム・インターフェース］１を通じて出力する。上位Ｃ，
ＰＵから受取ったアドレスデータはＲＡＭ９内に収納さ
れ、他の装置とのデータ伝送に使用される。

続くステップ１０１では送受信兼用ライン１上に他の装
置からの同期信＠Ｓの有無がキャリア検出回路４９内の
レジスタをリードするなどして判断される。ステップ１
０１がＮｏの場合にはステップ１０２において自装置か
ら同期信号Ｓを出力するためにＭＰＵ５がチャンネル指
定レジスタ１３に同期出力コマンドを加え、このコマン
ド入力によってタイムコントロール２７からゲート制御
信号Ｇ２が出力され、ゲート４１を開いて同期信号発生
回路３５から同期信号Ｓが出力され、ステップ１０１へ
戻る。

この際、図示はしないが同期信号Ｓに送受信兼用ライン
１上での出力時の信号衝突の有無が判別され、衝突があ
ると一定時間データ出力が中止される。

ステップ１０１がＹＥＳの場合にはステップ１０３が実
行され、キャリア検出回路４９のデータを検索して制御
チャンネルが使用されているか否かが判別され、Ｎｏの
場合には制御チャンネルにデータ信号が出力されている
と判断してステップ１０４において待ち状態が実行され
てステップ１０３に移る。

ステップ１０３がＹＥＳであれば、ステップ１０５にて
ＭＰＵ５はＲＡＭ９にマツプを作成するために制御チャ
ンネルを使用して他の装置から現在のマツプデータを受
けとる。

すなわち、任意の他の装置を選択してマツプデータ要求
情報を制御信号送信バッファ１５に収納して制御信号送
出コマンドを与え、タイムコントロール２７がゲート制
御信号Ｇ４の開信号を出力して、制御信号送信バッファ
１５から送受信兼用ライン１上へ制御チャンネルにマツ
プデータ要求信号を乗せて出力する。

なお、選ばれた他の装置はＲＡＭＱ内のマツプデータを
制御チャンネルを使用して送出する。

続いて、チャンネルマツプデータを受けた装置は自装置
内のＲＡＭ９にマツプを作成するが、１箇所からのデー
タでは誤りが生じる虞れがあるので、ステップ１０６に
て他の装置からのやはり同様にマツプデータを要求して
−致するか否か判別し、ＹＥＳの場合−致するとしてマ
ツプを入力し、Ｎｏとなって−致しなければステップ１
０５へ戻ってこれを繰り返す。

次に、待機時および（ｌ！！装置から自装置への接続要
求があったときの手順を第１０図を参照して説明する。

待機時にはＭＰＵ５はチャンネル指定レジスタ１３に制
御データ信号コマンドを与えておき、制御チャンネルに
データがあってもなくてもゲート３５を開いて入力状態
にする。

ステップ２００にてＭＰＵ５はキャリア検出回路４９を
監視して制御チャンネルにデータが他装置より出力され
ているか否かを判断し、ＮＯの場合にはステップ２００
に戻る。ステップ２００がＹＥＳの場合にはステップ２
０１にてＭＰ（Ｊ５が制御信号受信バッファ１７よりデ
ータを入力してＲＡＭ９内に記憶し、すべてのデータの
入力後にＲＡＭ９に収納した受信データを分析する。

続いて、ステップ２０２にて装置がとのヂャンネルを使
用して送受信しているかを接続状態マツプとしてＲＡＭ
９内のチャンネルマツプエリアに記憶され、ステップ２
０３にてＭＰＵ５は第５図ＡのアドレスＡが自装置のア
ドレスであるか否か判別される。Ｎｏの場合にはステッ
プ２００に戻って制御チャンネルマツプを作成しただけ
で再び待機状態に入り、ＹＥＳの場合にはステップ２０
４にて接続要求であることを上位ＣＰＵへ知らせる。

次に、ステップ２０５にてＭＰＵ５は上位ＣＰＵへ接続
要求があることを知らせた後に上位ＣＰＵから接続可能
か不可かのデータの有無を判別し、ＹＥＳの場合にはス
テップ２０６が実行される。

ステップ２０６ではＭＰＵ５がフレームに従って接続可
能データを作成したチャンネル指定レジスタ１３へ制御
データ信号コマンドを与え、ゲート４５を開いて上記接
続可能データを送受信兼用ライン１上の制御チャンネル
で出力する。

図示はしないが、送受信兼用ライン１上へのデータの出
力の際にはＭＰＵ５はキャリア検出回路４９を介して送
受信兼用ライン１上での信号衝突の有無を確認し、衝突
が生じていればデータの送受信を中止し、−定時間待機
して再開する。

また、ステップ２０７にてＭＰＵ５は相手装置が指定し
たチャンネルのデータを入出力するため、チャンネル指
定レジスタ１３に送受信チャンネルを与えることにより
タイムコントロール２７から使用するチャンネルのタイ
ミングを見てゲート３７．４７の開信号を出力し、デー
タの入出力が行なわれる。続くステップ２０８ではＭＰ
Ｕ５が上位ＣＰＵへ接続が完了しデータの送受信ができ
ることを知らせ、接続処理が終了する。

−方、ステップ２０５がＮＯの場合にはステップ２０９
に移ってフレームに従って接続不可データを作成し、チ
ャンネル指定レジスタ１３へ制御データ送信コマンドを
与えて、ゲート４５を開いてそのデータを送受信兼用ラ
イン１上に制御チャンネルに出力するとともに、ステッ
プ２１０にて内部で作成したマツプを修正して終了する
。

次に、第１１図に基づき自装置より相手装置への接続要
求を出力するときの手順を説明する。

ステップ３００にては上位ＣＰｔＪから接続要求の有無
を判別し、ＮＯの場合にはもとに戻り、ＹＥＳの場合に
はステップ３０１にてＭＰＵ５は上位ＣＰＵから接続す
る相手のアドレス等の接続情報を受けてＲＡＭ９へ記憶
する。

次いで、ステップ３０２にてＭＰｔＪ５は自装置内のＲ
ＡＭ９に作成したマツプを参照して空きチャンネルの有
無を捜す。ＮＯの場合にはステップ３１２へ移って接続
不可として上位ＣＰＬＪへ知らせる。

空きチャンネルが２箇所以上あってステップ３０２がＹ
ＥＳの場合には、ステップ３０３にて第５図に示す構成
で接続データを作成する。情報フィールドは、装置が作
成するチャンネルと相手が作成するチャンネルデータが
含まれる。

続くステップ３０４にて制御チャンネルが空いているか
否か確認され、ＹＥＳの場合にはステップ３０５にてＭ
ＰＵ５は接続データを出力するためにキャリア検出回路
４９をリードし、チャンネル指定レジスタ１３へ制御デ
ータコマンドを与え、送受信兼用ライン１上にデータを
出力する。

ステップ３０４がＮｏの場合にはステップ３１０にて制
御チャンネルが一定の時間内に空きとならないか否か判
別され、ＹＥＳの場合にはステップ３０４へ戻り、ＹＥ
Ｓの場合にはステップ３１２へ移って上位ＣＰＵへしら
せる。

ステップ３０６ではＭＰＵ５が自装置のチャンネルマツ
プを作成し、続くステップ３０７にて相手装置との接続
完了の有無が判別され、ＹＥＳの場合にはステップ３０
８にてチャンネル指定レジスタ１３に使用するチャンネ
ルデータを指定し、ステップ３０９にて接続が完了した
ことを上位ＣＰＵへしらせる。

ステップ３０７がＮｏの場合にはステップ３１１へ移っ
て接続不可のデータを受信してチャンネルマツプを修正
し、ステップ３１２にて接続が不可であることを上位Ｃ
ＰＵへしらせて終了覆る。

次に、接続解除手順を第１２図を参照して説明する。

接続解除は２装置間のいずれの側からも実施可能であり
、制御チャンネルに先にデータを出力した装置のデータ
を受ける。

ステップ４００にて装置相互の送信が終了を判別し、Ｎ
ｏの場合にはステップ４００へ戻り、ＹＥＳの場合には
ステップ４０１へ移る。ステップ４００ではＭＰＵ５が
上位ＣＰＬＩから接続解除の信号を受けて解除データを
作成し、ステップ４０２にて制御チャンネルに出力する
ために、制御チャンネルが空いているかを調べる。

ステップ４０２がＮＯの場合にはステップ４０３へ移っ
て待ち処理が実行されてステップ４０２へ移り、ＹＥＳ
の場合にｔよステップ４０４にて解除データを出力する
ため制御出力コマンドをタイムコントロール２７へ与え
て制御信号送信バッファ１５からデータを出力する。

続くステップ４０５では相手装置よりの接続解除確認信
号が送られてくるか否かが判別され、ＮＯの場合にはス
テップ４０７へ移って一定時間内に接続解除確認信号が
送られてくるか否か判別され、Ｎｏの場合にはステップ
４０５へ戻り、ＹＥＳの場合には異常発生と認識してス
テップ４０８でエラー処理を行なう。ステップ４０５が
ＹＥＳの場合にはステップ４０６にてＭＰＵ５は自装置
内のＲＡＭ９に収納されているマツプを修正して終了す
る。

本発明では、−１のデータ伝送および音声伝送に応用で
きることは言うまでもない。

以上説明したように本発明の複数装置間相互のデータ伝
送システムは、各装置が送受信兼用伝送ラインの接続状
況を互いに監視して接続状態マツプを有するとともに、
自己のマツプから空きチャンネルを検索してその空きチ
ャンネルデータを出力して接続チャンネルが形成される
から、各装置のチャンネル数（データ送受信用タイム・
スロット数）以上の装置数とのデータ伝送が可能となり
、接続する装置数の増加が容易となる。

【図面の簡単な説明】

第１図は本発明に係る複数装置間相互のデータ伝送シス
テムの全体的な構成を示す概略ブロック図、第２図は本
発明に係るシステム全体のタイミング関係を示すタイム
チャート、第３図は２つの装置間の信号の送受信タイミ
ングと各信号のビット構成を示す図、第４図は同明信号
の特定ビット・パターンを示す図、第５図は送受信電文
を形成するフォーマットを説明する図、第６図は信号の
伝送方式を説明する図、第７図は本発明に係る複数装置
間相互のデータ伝送システムの一実施例を示すブロック
図、第８図は第７図中のＲＡＭ内のマツプエリアを示す
図、第９図〜第１２図は第７図に示す本発明のデータ伝
送システムの動作を示すフローチャートである。 １・・・送受信兼用ライン ５・・・ＭＰＵ ７・・・ＲＯＭ ９・・・ＲＡＭ １３・・・チャンネル指定レジスタ １５・・・制御信号送信バッフ１ １７・・・制御信号受信バッファ １９・・・データ信号送信バッファ ２１・・・データ信号受信バッフ１ ２３・・・同期信号検出回路 ２５・・・タイム・スロット発生回路 ２７・・・タイムコントロール ２９．３５，３７，４１．４５．４７・・・ゲート３１
・・・復調回路 ３３・・・メディア・インターフェース３９・・・同期
信号発生回路 ４３・・・変調回路 ４９・・・キャリア検出回路 特許出願人　立石電機株式会社−−−一１゛。

Claims (1)

【特許請求の範囲】
1. （１）送受信兼用伝送ラインによって相互に接続された
   複数の装置を具備してなる複数装置間相互のデータ伝送
   システムにおいて、 それら各装置が、 一定の周期内で複数に分割して形成されかつ信号の送受
   信のための時間長と信号の装置間最大伝送遅延時間とが
   含まれた複数のタイム・スロットであつて、これらタイ
   ム・スロットの１つが同期信号用、他の１つが制御信号
   送受信用、残りの各タイム・スロットが前記各装置に対
   応したデータ送受信用であるタイム・スロットを作成す
   るタイム・スロット作成手段と、 前記同期信号用タイム・スロットに同期して開かれる第
   １のゲートと、 前記制御送受信用タイム・スロットに同期して開かれる
   第２のゲートと、 前記データ送受信用タイム・スロットに同期して開かれ
   る第３のゲートと、 前記ゲートが開かれているときに必要な信号を送受信す
   る送受信手段と、 前記送受信兼用伝送ライン上の前記制御信号を検出して
   前記各装置が使用しているデータ送受信用タイム・スロ
   ットの使用状態マップを作成するマップ作成手段と、前
   記使用状態マップ中の空きタイム・スロットを検索する
   空きタイム・スロット番地を制御信号で出力する手段と
   、 を具備してなることを特徴とする複数装置間相互のデー
   タ伝送システム。