JPS63122980A - 反響探知表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は超音波パルス、電波パルスなどの波動パルス
を放射し、その反射波を受信して物体の探知などに用い
られる反響探知装置に関し、特に一つの探知イ１号？１
本の表示線として表示し、かつその表示を古い順に並べ
た表示装置に係わる。

「従来の技術」 従来のこの種の表示器−においては第５図に示すように
陰極線管表示器のような定食形表示器１１の表示面１２
に上下に延長した表示線１２を多数横方向に配列するよ
うに表示制御部１３により表示器の表示画１２を主走査
、副走査している。

−万、表示器１１に表示されるべき探知信号は王メモリ
１４に記憶され、メモリ制御部１５から表示器１１の走
査と同期してアドレスが発生され、これにより主メモリ
１４が繰返し読出され、その読出し出力はユ、ニット１
６でアナログ信号に変換され、又はカラー信号にエンコ
ードされて表示器１１へ表示信号として供給される。

従来においては王メモリ１４に対する記憶は１本の表示
線１３と対応して一つの探知信号が点線１７として示す
ように記憶され、１本の表示線１３の画素数が例えば２
５６であるとすると、一つの探知信号１７の画素数も同
数の２５６とされ、更に表示画１２上の表示線１３の本
数を例えば２５６とすると、王メモリ１４内の探知信号
１７の数も同数の２５６とされていた。従って表示器１
１の表示画１２の全面を１回走査すると、主メモリ１４
の全アドレスが１回ずつ読出される。

従って例えば０〜５００ｍの範囲に対する探知信号を表
示するには０〜５００ｍの探知信号を前記例で２５６（
表示線の画素数）で割った各部がそれぞれ画素として表
示される。

「発明が解決しようとする問題点」 このような表示装置であるため１例えば０〜５００ｍの
範囲を表示している途中からその海底に近い２００ｍの
部分乞拡大表示する場合は、０〜５００ｍの探知信号中
の３００〜５００ｍの信号を１本の表示線画素数（２５
６）として吸込み。

これｔ主メモリ１４に一つの探知信号として記憶される
。このため表示器１１に祝われる表示は例えば第６図に
示すように拡大表示を行う前の普通表示（前記例で０〜
５００ｍの表示）部１８とその後の拡大表示部１９とが
並べて表示され、普通表示と拡大表示とが区別し難く、
これらの境界は深さ方間にずれたものとなり、返って表
示内容を見誤るおそれがある。

また普通表示している部分を拡大表示に切替えたり、逆
に拡大表示している部分を普通表示に切替えることは従
来の表示装置においては行うことができなかった。しか
しこれらの切替えは表示内容乞解析する上で是非行いた
いことである。

「問題点を解決するための手段」 この発明によれば王メモリには各探知信号を。

１本の表示線の画素数よりシくの画素信号として記憶さ
れる。表示器の主走査と同期して第１クロックが第１ア
ドレスカウンタで計数され、その第１アドレスカウンタ
の計数１直は王メモリに、その表示線配列方向の第１ア
ドレスとして供給され。

従って主走査に対し表示線は直角方向に延長される。ア
ドレス設定部から主メモリに対し、その表示線方向にお
ける上位アドレスが設定供給され、巣に表示器の副走査
と同期した第２クロックが第２アドレスカウンタで計数
され、その第２アドレスカウンタの計数値は王メモリに
対し、その表示線方向における下位アドレスとして供給
される。

またパルス発生器が設けられ、各線走査ごとに設定され
た数のパルスがクロックとして弗２アドレスカウンタへ
供給される。

従って例えはこのパルス発生器の設定値？１としておけ
ば、アドレス設定部で設定された上位アドレス位置から
各表示線の画素数及び表示線数分の探知信号が王メモリ
から読出されて上位アドレス−Ｗ、＄ＩＳで設定した部
分と、対応した位置より下の部分が拡大表示される。ま
たパルス発生器の設定値を４、アドレス設定部の設定を
ゼロにしておけば、各探知信号は４画素ごとに読出され
て表示されるため、深い探知範囲が１本の表示線として
圧縮表示されることになる。つまり普通表示に近い状態
となる。つまり土メモリに多くの探知信号が記憶されて
いるため、その所望の部分音表示■全体に同時に普通表
示したり、拡大表示したり。

しかも普通表示していた部分の一部乞拡大表示したりす
ることができる。

王メモリに対し書込みを行う場合は第１カウンタを１だ
け計数し、またアドレス設定部からの上位アドレスが第
２アドレスカウンタへ供給されないようにし、その第２
アドレスカウンタに書込み用クロックを供給計数させれ
ばよい。

「実施ｆ５’ｌ　ｊ 次にこの発明の実施例を図面を参照して説明しよう。第
１図はこの発明に用いられる王メモリ２１の一例を示し
１表示線配列方向のアドレス（Ｘアドレスと記す）は表
示器１１の表示面１２上の表示線数と同数、この例では
２６５ある。一方１表示線方同アドレス（Ｙアドレスと
記す）は、１本の表示線１３の画素数、この例では２６
５より多・（、一般に約整数倍、この例では約４倍の１
０２４とされる。

つまり１回の探知信号は１０２４画素のデジタル信号と
されて王メモリ２１に一つのＸアドレス上ＹＹ方向に記
憶される。探知信号は新しい順に王メモリ２１内でＸ方
向に並べられている。普通表示馨行うには１例えば第１
図Ｂに示すように各探知信号を一定数ごとに、この例で
は４アドレスごとに読出して全体として２５６画素の信
号として表示器へ供給し、１本の表示線上に表示する。

Ｙアドレス（表示線方向アドレス）の上位アドレス、こ
の例では２ビツト乞設定し２つまり主メモリ２１ＹＹ方
向においてほぼ４等分し、その領域の一つに選択し、こ
れとＹアドレスの下位ビットを第２アドレスカウンタに
より読出すと１例えば上位アドレスとして”０１”を設
定すると、第１図Ａの斜線ン施した２５６画素の表示線
が２５６本分の探知信号が読出されるため、この斜線部
分が前記普通表示と比較して拡大表示されることになる
。

このような王メモリ乞用いた表示を行うには。

例えば第２図に示すように構成すればよい。このブロッ
ク構成では従来のＯの種の表示装置とほぼ同様である。

送信機２５からのパルスにより送受波器２６が励振され
、超音波パルスが水中に放射され、魚群２７、海底２８
などの反射波が送受波器２６に受波され、受信Ｗｔ２９
より探知信号として検出される。この探知信号はＡＤ変
換器３１（−より一定周期で複数ビットのデジタル信号
に変換され、バッファメモリ３２に一時記憶される。

制御部３３で送信機２５へ送信指令を出し、またアドレ
ス発生器３４が制御され、設定したレンジに応じた周期
でＡＤ変換器３１での変換を行うと共に１本の表示線の
画素数よりずっと多い画素数、例えば１０２４画素の探
知信号としてアドレス発生器３４のアドレスにより指定
されてバッファメモリ３２に対する書込みが行われる。

このバッファメモリ３２に対する書込みが終了すると１
次の表示器１１に対する副走査の帰線期間にバッファメ
モリ３２から王メモリ２１に対する転送が行われる。主
メモリ２１に対する書込み及び続出しのアドレス制御は
アドレス発生器３５からのアドレスにより行われる。こ
のアドレス発生器３５は制′ａ部３３及び表示制御部１
３により制御される。

アドレス発生器３５は例えば第３図に示すように、Ｘア
ドレス（表示線配列方向アドレス）用の第１アドレスカ
クンタ４１と、Ｙアドレス（表示線方向アドレス）用の
第２アドレスカウンタ４２が設けられ、！１１８２アド
レスカウンタ４２の上位ビット部４２ａはアドレス設定
部４３から設定した上位アドレスをゲート４４乞通じて
設定することができる。これら第１アドレスカウンタ４
１、第２アドレスカウンタ４２の各計数値化アドレスと
して王メモリ２１が読出され、又は書込みが行われる。

パルス発生器４５が設けられ、パルス発生器４５は表示
器１１の各線走査ごとに設定部４６で設定した数のパル
スが第２アドレスカウンタ４２にＯＲゲート４７を通じ
て計数クロックとして供給される。パルス発生器４５は
例えば第４図に示すようにダウンカウンタ４７を備え、
端子４８からの線走査ブランキング信号の始めで設定部
４６の設定値がダウンカウンタ４７にプリセットされる
。これにもとすいてゲート４９が開き、端子５１からの
クロックがダウンカウンタ４７にダウンカウントされる
。ダウンカウンタ４７がゼロになるとその出力によりゲ
ニト４９が閉じる。従ってゲート４９から設定部４６に
設定した数のパルスが端子５２に出力される。このパル
スが第３図においてＯＲゲート４７を通じて第２アドレ
スカウンタ４２へ供給される。

第３図において端子５１からの読出しクロックはゲート
５３？通じ更にＯＲゲート５４を通じて第１アドレスカ
ウンタ４１のクロック端子ＣＫへ供給されて計数される
。ゲート５３には端子５５かへ第２図のバッファメモリ
３２゛より王メモリ２１への転送状態では低レベルとな
る制御信号が入力されている。従ってこの転送状態外で
は端子５１の読出シクロックが第１アドレスカクンタ４
１へ供給され、王メモリ２１のＸアドレスが読出され。

これと同期して表示器１１の表示面１２は主走査（水平
走置）される。

設定部４６に数１ｉｉ１が設定されていると（拡大表示
）、主走査ごとにパルス発生器４５から１パルスが出力
され、第２アドレスカウンタ４２が１歩進し、つまり王
メモリ２１のＹアドレスが１歩進し、これと同時に表示
器１１の表示はｌ主走査線分、副走査方向に移動する。

この時アドレス設定部４３で設定されているアドレスが
ゲート４４を通じて第２アドレスカウンタ４２の上位部
４２ａにロードされているため１例えばこの値が＠０１
’ならば第１図Ａの斜線領域の始めがら第２７ドレスカ
クンタ４２が歩進することになり、第２［ＪＡの主メモ
リ２１中の斜視領域が表示器１１に拡大表示されること
になる。

もし設定部４６に数値４が設定され、アドレス設定部４
３に’ｏｏ’が設定されていると、王メモリ２１のＹア
ドレスＯがＸ方向に第１アドレスカクンタ４１で読出さ
れて表示されると、パルス発生器４５から４パルスが第
２アドレスカクンタ４２へ供給されるため１次にはＹア
ドレス３がＸ方向に第１アドレスカウンタ４１で読出さ
れ、以下同様にＹアドレスの４つおきに第１アドレスカ
クンタ４１により読出されることになり、王メモリ２１
の各１０２４画素の探知信号が４画素置きに圧縮され、
１本の表示線に２５６の画素として表示され、つまり探
知範囲全域？表示する普通表示が得られる。

その他アドレス設定部４３の設定変更により拡大領域を
変更でき、かつ設定部４６の設定値により拡大率を変更
することができる。

王メモリ２１に対する書込みを行うには、端子５６の副
走査帰線信号と、端子５５の転送中低レベルの信号との
排他的論理和か回路５７でとられ。

バッファメモリ３２から王メモリ２１への転送時、であ
り、かつ副走査帰線区間に回路５７の出力が低レベルに
なり、第２アドレスカウンタ４２はリセット解除状態と
なり、端子５８からの書込みクロックがＯＲゲート４７
′？：通じて第２アドレスカウンタ４２のクロック端子
へ供給され、この書込みクロックにより、第２図のバッ
ファメモリのアドレス発生器３４に対する読出し制御が
行われて転送動作が行われる。

なお転送時は端子５５の出力が低レベルのためアドレス
設定部４３の出力はゲート４４を通過せず１回路５７の
出力が低レベルになった時に、第２アドレスカウンタ４
２の上位アドレスｍ４ｚａにはゼロがプリセットされる
。また図に示してないが、主、副走査帰線期間（＝おい
ては第１アドレスカウンタ４１の計数も行われない。

「発明の効果」 以上述べたようにこの発明によれば王メモリ２１には十
分な歌の清報が記憶されてあり、その全部を圧縮して普
通表示することもでき、またその任意の一部分を拡大表
示することができ、これら？切替え表示すること（二よ
りその表示内容を正確に得ることが可能となる。また異
なる部分の拡大表示と、普通表示とが並列的に表示され
ることがなく。

表示について誤った解釈をするおそれは生じない。

【図面の簡単な説明】

弔１図はこの発明に用いられる王メモリの内容例を示す
図、第２図はこの発明の実施例乞示すブロック図、第３
図は第２図中のアドレス発生器３５の具体例を示すブロ
ック図、第４図は第３因中のパルス発生器４５の具体例
乞示すブロック図、第５図は従来の表示装置の表示と王
メモリの内容との関係を示す図、第６図は従来の表示装
置における普通表示と拡大表示との切替え途中の表示例
を示す図である。 特許出願人　　株式会社光屯製作所 代　　理　　人　　　草　　　野　　　　　卓禾　１　
図 Ａ　　　　　　　　　　　Ｂ ７１７２　　図 、．２７ 〃〃Ｔ７９ 才　４　図 士　５　図 オ６　図 手続補正書 （自　発） 昭和６２年２月４日 ３、補正をする者　事件との関係　　　特許出願人株式
会社　光電製作所 ４、代　理　人　　東京都新宿区新宿四丁目２番２１号
相模ビル　（置　　０３−３５０−６４５６）５６補正
の対象　　　明細書中発明の詳細な説明の欄（２）　　
同書３頁１２行、１５行及び７頁７行「表示線１３」を
「表示線１０Ｊとそれぞれ訂正する。 （３）　　添付コピー図に朱書で示すように第５図の「
表示線１３」を「表示線１０」と訂正する。 以　　　上

Claims (1)

【特許請求の範囲】
1. （１）波動パルスを放射し、その反射波を探知信号とし
   て受信し、走査形表示器の表示面に主走査と副走査とに
   より複数の表示線を配列形成し、上記一つの探知信号を
   上記１本の表示線に沿つて表示し、かつ古い探知信号の
   順に上記複数の表示線に配列表示する反響探知表示装置
   において、 各探知信号は上記１本表示線分の画素数より多い画素数
   の信号として少くとも上記表示線の数の探知信号が記憶
   される主メモリと、 上記表示器の主走査と同期した第１クロックを計数し、
   上記主メモリに対し、その表示線配列方向の第１アドレ
   スを発生供給する第１アドレスカウンタと、 上記主メモリに対し、その表示線方向における上位アド
   レスを設定供給するアドレス設定部と、 上記表示器の副走査と同期した第２クロックを計数し、
   上記主メモリに対し、その表示線方向における下位アド
   レスを発生供給する第２アドレスカウンタと、 その第２アドレスカウンタに対し、各線走査ごとに設定
   した数のパルスをクロックとして供給するパルス発生器
   とを具備する反響探知表示装置。