JPS63123182A

JPS63123182A - デ−タ書込み方式

Info

Publication number: JPS63123182A
Application number: JP26858386A
Authority: JP
Inventors: Shigeyuki Kawana; 川名　茂之
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1986-11-13
Filing date: 1986-11-13
Publication date: 1988-05-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］この発明はＩＣカードへのデータ書込みの迅速化を図っ
たデータ書込み方式に関する。

［従来技術とその問題点］近年、キャッシュレス時代と呼ばれており、クレジット
カード会社などにより発行されるカードを使用すること
により現金の取扱いをせずに商品の購入が可能になって
いる。

従来使用されているカードとしては、プラスチックカー
ド、エンボスカード、磁気ストライブカードなどがある
が、これらのカードは構造上偽造が容易であるため、不
正使用が問題になっている。

そこで、このような問題を解決するため、カード内部に
暗証番号などを記憶したＩＣ回路を組込み、暗証番号を
外部から容易に読出せないようにした情報カード、いわ
ゆるＩＣカードが考えられており、このようなＩＣカー
ドとターミナルとを組合わせたＩＣカードシステムが開
発されている。

ところで、このようなシステムに使用されるＩＣカード
では、各種のデータを記憶するメモリとして、例えばＥ
ＰＲＯＭあるいはＥ２　ＰＲＯＭが用いられている。

ところが、このようなメモリは、例えば１バイトのデー
タを読出すのに、僅か２５０〜４５０ｎｓｅｃ程度であ
るのに対して、同じ１バイトのデータを書込むのに、最
小８１ｓｅｃ、最大１５ｍ５ｅｃで、平均１０ｍ５ｅｃ
もの時間を必要とする。このため、従来では、ＩＣカー
ドへのデータ書込み時間として、使用するメモリの仕様
にしたがって最大書込み時間を画一的に決定するように
している。

このことから、従来のＩＣカードでは、大量にデータを
書込もうとすると、このときのデータ書込みに、かなり
の時間が掛かつてしまい、カードへのアクセス時間が長
くなる欠点があった。

［発明の目的］この発明は上記事情に鑑みてなされたもので、ＩＣカー
ドへのデータ書込み時間を短縮でき、カ・−ドアクセス
を速やかにできるデータ書込み方式を提供することを目
的とする。

［発明の要点］この発明にかかるデータ書込み方式は、ＩＣカードのデ
ータメモリにデータを書込むものであって、データメモ
リに書込むべきデータを第１の記憶手段に記憶するとと
もに、上記書込みデータが上記データメモリに一旦書込
まれた後、上記データを読出して第２の記憶手段に記憶
し、これら第１および第２の記憶手段のデータを比較す
るとともに両データが一致したならば既にデータメモリ
に書込まれているデータを正規に書込まれたデータとし
て使用するようになっている。

［発明の実施例］以下、この発明の一実施例を図面にしたがい説明する。

第１図は、同実施例に使用されるＩＣカード１の回路構
成を示すものである。図において、１１はシステムバス
で、このシステムバス１１にはアンサ・ツー・リセット
記憶部１２、ワーキングＲＡＭ１３、システムプログラ
ム記憶部１４、制御部１５、書込み／読出し制御部１６
、乱数発生部１７、時計回路１８、認証コード記憶部１
９、暗号解読器２０、残高更新部２１、データ保持部２
２、比較器２３、シリアルｌ１０２４、入力制御部２５
、表示制御部２６、アクセス禁止エリア番号記憶部２７
および比較器２８が夫々接続されている。

ここで、アンサ・ツー・リセット記憶部１２はＩＣカー
ド１自身に対するあらゆる動作条件（例えばデータ書込
み、印加電圧、電流許容値、最大印加電圧、最大データ
伝送量、最大応答持ち時間など）を記憶するもので、こ
れらの条件データはカード自身の内部イニシャルが終了
すると、予め定められたフォーマットにのっとりアンサ
・ツー・リセット・データとして図示しないターミナル
に送出する。

ワーキングＲＡＭ１３はカード内での各種処理データを
記憶するもので、ここでは、Ａ、Ｂ、Ｃレジスタ１３１
．１３２．１３３を有している。

この場合、Ａレジスタ１３１はデータメモリ２９の書込
みデータ、Ｂレジスタ１３２は同データメモリ２９の読
出しデータを取込み、Ｃレジスタ１３３はＡレジスタ１
３１と８レジスタ１３２の内容の不一致回数を取込むよ
うにしている。

システムプログラム記憶部１４は各種のシステムプログ
ラムとともに、ターミナル側より送られてくる信号が正
しいか否かを表わすコード信号を記憶している。制御部
１５はシリアルｌ１０２４を介して供給されるデータ受
信信号および動作状態に応じて各回路に動作指令を出力
する。書込み／読出し制御部１６は制御部１５からの指
令に応じてデータメモリ２９に対するデータの書込み読
出しの制御を行なう。

ここで、データメモリ２９はＥＰＲＯＭから構成される
もので、例えば暗証番号「ＰＩＮ」、データの再入力回
数ｒＲＴＮＪ　　（Ｒｅ−ＴｒｙＮｕｍｂｅｒ）、暗証
番号ｒＰＩＮＪが使用されるまでの番号ＩＰＩＮ（Ｉｎ
ｉｔｉａｌ　１ｚａｉｏｎ　　Ｐｅｒｓｏｎａｌ　　Ｉ
ｄｅｎｔｉｆｉｃａｔｉｏｎ　　Ｎｕｍｂｅｒ）、口座
番号ｒＰＡＮＪ（ｐｒｉｍａｒｙ　　Ａｃｃｏｕｎｔ　
　　Ｎｕｍｂｅｒ）などが書込まれている。

乱数発生部１７はターミナル認証に用いる乱数ＲＡＮを
発生する。時計回路１８は現在日時を計時するものであ
る。認証コード記憶部１９は認証コード記憶されたもの
で、この認証コードを用いて暗号解読器２０での暗号化
および解読が行なわれる。この場合、暗号解読器２０に
は、ターミナル認証ではターミナル側で暗号化された乱
数発生部１７の乱数を解読し、一方、ＩＣカード認証で
はターミナルより与えられる所定コードを暗号化する。

データ保持部２２はターミナル認証では上記乱数発生部
１７の乱数を保持するとともに、ｒＰＩＮＪ照合ではタ
ーミナルより与えられたｒＰＩＮＪなどを保持する。こ
のデータ保持部２２の出力は比較器２３に与えられる。

この場合、比較器２３の比較結果は制御部１５に送られ
るが、比較器２３での不一致出力によりフラグ３０を立
てるようになっている。残高更新部２１は残高記憶部３
５の内容を取引に応じて更新するようにしている。シリ
アルｌ１０２４はデータ入出力端子Ｉ１０が接続され、
ターミナルとのデータ授受が行なわれる。入力制８ａＩ
２５はキーボード部３６にサンプリング信号を与えてキ
ー人力信号を検知する。表示制御部２６は表示部３７に
対して表示コントロールする。アクセス禁止エリア番号
記憶部２７はデータメモリ２９のアクセス禁止エリア番
号を記憶しており、この禁止エリアがアクセスされると
、比較器２８より一致出力が発生し、書込み／読出し制
御部１６に対して該当エリアの読出しを禁止するように
している。

なお、このようなＩＣカード１はターミナルに装着した
状態で、ターミナルよりＲｅ５ｅｔ端子にリセット信号
、Ｃ１ｏｃｋ端子にシステムクロック信号が供給され、
Ｖｐｐ端子にＶｐｐ電源、ＶＣＣ端子にＶｃｃｌ源が、
そしてＧＮＤ端子にグランド線が接続される。

Ｖｃｃ端子に与えられるＶＣＣ電源は電圧検出回路３１
に与えられる。この電圧検出回路３１には内部電源３２
が接続されている。ここで、電圧検出回路３１はＶｃｃ
電源が接続されていると該Ｖｃｃ電源を優先して検出し
、ＶＣＣＩ！ＩＩが接続されていないと内部電源３２を
検出して出力Ｖｄｄを発生する。

ＣＩ　ｏｃｋ端子に与えられるクロック信号はセレクタ
３３に与えられる。このセレクタ３３には内部発振器３
４が接続されている。ここで、セレクタ３３は上記電圧
検出回路３１の検出内容に応じてＣ１ｏｃｋ端子に与え
られるクロック信号あるいは内部発振器３４の出力を選
択し各回路に供給する。この場合、内部発振器３４の発
振周波数はＣ１ｏｃｋ端子に与えられるクロック信号よ
り低く設定されている。

Ｖｐｐ端子に与えられるＶｐｐ電源は制御回路３８に与
えられる。この制御回路３８はデータメモリ２９でのデ
ータ書込みのための電源を制御するもので、タイマ３９
に設定された時間だけＶｐｐ電源をデータメモリ２９に
供給するようになっている。この場合、タイマ３９は制
御部１５の指令によりタイマ時間が設定される。また、
このタイマ３９で設定された時間データは書込み／読出
し制御部１６にも与えられる。

次に、このように構成した実施例の動作を第２図に示す
フローチャートにより説明する。

いま、ＩＣカードのデータメモリ２９にデータを書込む
には、まず、ステップＡ１において制御ａｌｉ１５の指
令により書込むべきデータをワーキングＲＡＭ１３のＡ
レジスタ１３１に取込む。

次いで、ステップＡ２に進み、書込み／読出し制御部１
６によりデータメモリ２９のデータ書込みアドレスをセ
ットする。そして、ステップＡ３において該当アドレス
のデータを読出し、この読出しデータをＢレジスタ１３
２に取込む。次にステップＡ４に進む。

このステップＡ４では、Ａレジスタ１３１とＢレジスタ
１３２に夫々取込んだデータ、つまりＡ／Ｂを比較する
。ここで、Ａレジスタ１３１とＢレジスタ１３２の内容
が一致したならば、書込みデータを新たに書込むことな
く、既に書込まれているデータをそのまま使用すること
で処理を終了する。一方、ステップＡ４での比較結果が
不一致と判断されると、ＮｏとしてステップＡ５に進み
、Ａレジスタ１３１の内容の上記ステップＡ２でセット
されたデータメモリ２９のアドレスへの書込みが行なわ
れる。

この場合、ステップ八６において、制御部１５によりワ
ーキングＲＡＭ１３のＣレジスタ１３３の内容が判断さ
れる。ここでのＣレジスタ１３３の内容は、始め「１」
に設定されているので、ステップＡ７が選択される。こ
のステップＡ７では、タイマ３９でのタイマ時間、つま
りデータ書込み時間としてｔｌが設定される。この場合
、時間ｔ１はａｍｓｅｃ程度に設定される。したがって
、この書込み時間ｔ１によりデータメモリ２９へのデー
タ書込みが実行される。そして、ステップ八８に進む。

このステップ八８では、データメモリ２９に書込んだデ
ータを読出し、この読出しデータをＢレジスタ１３２に
取込む。そして、ステップＡ９に進む。

このステップＡ９では、Ａレジスタ１３１とＢレジスタ
１３２に夫々取込んだデータ、つまりＡ／Ｂを比較する
。ここで、Ａレジスタ１３１の書込みデータとＢレジス
タ１３２での現実の読出データが一致したならば、正し
く書込まれたものとして処理を終了する。一方、ステッ
プＡ９での比較結果が不一致と判断すると、Ｎｏとして
ステップＡＩＯに進み、Ｃレジスタ１３３の内容を＋１
カウントアツプする。そして、ステップＡ１１に進み、
Ｃレジスタ１３３の内容が「４」で有るか否かを判断す
る。この時点では、Ｃレジスタ１３３の内容は「４」に
達していないのでステップＡ５に戻る。

ステップＡ５では、再び、Ａレジスタ１３１の内容をデ
ータメモリ２９のアドレスに書込むようになる。この場
合、ステップ八６において、制御部１５によりワーキン
グＲＡＭ１３のＣレジスタ１３３の内容が今度は「２」
と判断されるので、ステップＡ１２が選択される。この
ステップＡ１２では、タイマ３９でのタイマ時間、つま
りデータ書込み時間としてｔ２が設定される。この場合
、時間ｔ２は１０１ＩＩＳｅＣ程度に設定される。した
がって、今度は、書込み時間ｔ２によりデータメモリ２
９へのデータ書込みが実行される。そして、ステップ八
８以降に進むが、この場合もステップＡ９においてＡレ
ジスタ１３１の書込みデータとＢレジスタ１３２での現
実の読出データが一致すれば処理を終了し、一方、一致
しなければ、ステップＡ１０でＣレジスタ１３３の内容
を、さらに＋１カウントアツプし、ステップＡ１１でＣ
レジスタ１３３の内容が「４」に達したか否かを判断し
て、ステップＡ５に戻る。

そして、ステップＡ５で、再び、Ａレジスタ１３１の内
容をデータメモリ２９に書込むようになる。この場合、
ステップ八６において、制御部１５によりワーキングＲ
ＡＭ１３のＣレジスタ１３３の内容が今度は「３」と判
断されるので、ステップＡ１３が選択される。このステ
ップＡ１３では、タイマ３９でのタイマ時間、つまりデ
ータ書込み時間としてｔ３が設定される。この場合、時
間ｔ３は１５ａ＋ｓｅｃ程度に設定される。したがって
、今度は、書込み時間ｔ３によりデータメモリ２９への
データ書込みが実行される。そして、ステップＡ７以降
に進むが、この場合もステップＡ９においてＡレジスタ
１３１の書込みデータとＢレジスタ１３２での現実の読
出データが一致すれば処理を終了し、一方、一致しない
と判断されると、ステップＡＩＯでＣレジスタ１３３の
内容が、さらに＋１カウントアツプする。そして、ステ
ップＡ１１において、Ｃレジスタ１３３の内容が「４」
で有るか否かを判断するが、この場合Ｃレジスタ１３３
の内容は「４」に達するので、エラーとして処理される
。

したがって、このようにすればＩＣカードに使用される
ＥＰＲＯＭやＥ２ＰＲＯＭのデータメモリにデータを書
込む場合、データ書込みにかなりの時間を要することか
ら、書込むべきデータと、データメモリに一旦書込まれ
たデータを読出して比較し、両者が一致したならば、既
に書込まれているデータを正規に書込むべきデータとし
て、そのまま利用するようにしたので、データ書込みを
総て行なうのに比べ、大量にデータを書込むような場合
、データ書込みに要する時間を大幅に短縮できる。また
、このような比較結果として一致が得られない場合は、
始めに最小の書込み時間で書込みを実行し、これで書込
みができない場合は、書込み時間を伸ばして再度データ
書込みを実行するようにしており、このような動作を書
込み時間を変えながら複数回実行できるようにもしてい
るので、従来の使用するメモリの仕様にしたがって最大
書込み時間を画一的に決定したものに比べ、実際にデー
タ書込みを実行する場合にもデータ書込みＲｍも大幅に
短縮することができる。これにより、カードに対するア
クセスを速やかにできることになる。

なお、この発明は上記実施例にのみ限定されず、要旨を
変更しない範囲で適宜変形して実施できる。

例えば、上述の実施例では、制御部１５の指令によりタ
イマ３９のタイマ時間、つまりＥＥＰＲＯＭで構成され
るデータメモリ２９に対するＶｐｐの印加時間を変える
ようにしたが、第３図に示すようにタイマ部４０により
ソフト的にＥＥＰ−ＲＯＭからなるデータメモリ４１の
データ書込み時間を制御するようにしてもよい。この場
合、第３図は、第１図と同一部分には同符号を付して説
明を省略する。

［発明の効果］この発明によれば、ＩＣカードへのデータ書込み時間を
短縮でき、カードアクセスを速やかにできるデータ書込
み方式を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の回路構成を示すブロック
図、第２図は同突ｍｐの動作を説明するためのフローチ
ャート、第３図はこの発明の他実施例の回路構成を示す
ブロック図である。１３・・・ワーキングＲＡＭ、１３１．１３２．１３３
・・・レジスタ、１５・・・制御部、１６・・・書込み
／続出し制御部、２９．４１・・・データメモリ、３５
・・・残高記憶部、３８・・・制御回路、３９・・・タ
イマ、４０・・・タイマ部。

Claims

【特許請求の範囲】

（１）データメモリに秘密データを書込むようにしたＩ
Ｃカードにおいて、上記データメモリに書込むべきデー
タを記憶する第１の記憶手段と、上記書込みデータを書
込む上記データメモリのアドレスに既に書込まれている
データを読出し記憶する第２の記憶手段と、これら第１
および第２の記憶手段のデータを比較する比較手段と、
上記両データが一致した際に既にデータメモリに書込ま
れているデータを正規に書込まれたデータとすることを
特徴とするデータ書込み方式。
（２）上記データメモリに対して複数のデータ書込み時
間を設定するデータ書込み時間設定手段と、上記比較手
段で一致が得られるまで上記データ書込み時間設定手段
のデータ書込み時間を変えながら上記データメモリへの
データ書込みを実行するように制御する制御手段とを具
備したことを特徴とする特許請求の範囲第１項記載のデ
ータ書込み方式。