JPS6312384B2 - - Google Patents

Info

Publication number
JPS6312384B2
JPS6312384B2 JP57108531A JP10853182A JPS6312384B2 JP S6312384 B2 JPS6312384 B2 JP S6312384B2 JP 57108531 A JP57108531 A JP 57108531A JP 10853182 A JP10853182 A JP 10853182A JP S6312384 B2 JPS6312384 B2 JP S6312384B2
Authority
JP
Japan
Prior art keywords
heat
thermally conductive
semiconductor
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57108531A
Other languages
English (en)
Other versions
JPS59944A (ja
Inventor
Masayoshi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP57108531A priority Critical patent/JPS59944A/ja
Publication of JPS59944A publication Critical patent/JPS59944A/ja
Publication of JPS6312384B2 publication Critical patent/JPS6312384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 （発明の技術分野） この発明は、発熱をともなう半導体素子の放熱
を有効に除去することの出来る半導体装置に関す
る。
（背景技術とその問題点） 第１図は放熱対策を施こした従来の半導体装置
の断面構造図である。
１は半導体素子がその内部に形成された半導体
基板、２はボンデイング用ワイア、３はパツケー
ジ、４は放熱用冷却フイン（放熱器）である。半
導体基板１の表面近くの素子活性領域で発生した
熱は、半導体基板１からパツケージ３を経て冷却
フイン４に導びかれ、そこで放熱する。熱の流れ
を模式的に矢印で示す。しかし、このような従来
の半導体装置では、素子の集積度が上昇し、発熱
量が増加すると放熱効率が悪化してしまうという
欠点があつた。
（発明の目的） この発明の目的は、発熱量が増加しても効率的
に放熱を行うことの出来る半導体装置を提供する
にある。
（発明の概要） この発明では、半導体素子が形成された半導体
基板の表面に密着して形成した熱伝導層と、この
熱伝導層と放熱器とを熱伝導可能に接続する熱伝
導ワイアとを有し、前記半導体基板を単独または
複数個積層するように構成して上記目的を達成し
た。
以下この発明の実施例を図面に基づいて詳細に
説明する。
（発明の実施例） 第２図はこの発明の一実施例を示す半導体装置
の断面図である。なお第１図に示したと同一部分
は同一符号を付して、説明を省略する。
半導体基板１の表面に密着して金属などの熱の
良導体で熱伝導層５を形成する。またこの熱伝導
層５から熱を伝導によりパツケージ３に導びくた
めに熱伝導ワイア６が用いられる。
図中に矢印で示したように、半導体基板１で発
生した熱は、従来の熱伝導経路の外に熱伝導層５
から熱伝導ワイア６を経て、パツケージへと逃げ
る経路が付加されることになる。従がつて熱はよ
り効率的に外部の冷却フイン４に導びかれる。
熱伝導の効率の差は半導体基板１が、SOS
（Silicon on Sapphire）などのように絶縁体で構
成されている場合にはいつそう明確になる。即
ち、半導体基板１から直接パツケージへと逃げる
経路の放熱効率は半導体基板１の熱伝導率が小さ
いので非常に小さい。
それに対し、熱伝導層５から熱伝導ワイア６を
介してパツケージ３へと逃げる経路の放熱効率は
熱伝導率が大きいので非常に大きくなる。
なお、熱伝導層５の形成にあたつて、この厚み
を薄くしすぎると熱伝導率が小さくなつて、放熱
効率が悪くなり、厚すぎると生産性が悪くなるの
で制御には気を付けなくてもならない。好ましく
は0.5〜20μｍの範囲に選択するのが良い。熱伝導
層５とパツケージ３との接続に用いられる熱伝導
ワイア６の形成には、周知のワイアボンデイング
技術を用いれば良い。ワイア６の太さは十分に熱
伝導が可能な程度に出来るだけ太くしておく事が
望ましい。
第３図は、他の実施例を示した断面図で、第２
図に示した半導体基板１を複数個積層した構造と
なつている。７は半導体基板内に形成された半導
体素子領域、８は素子間を電気的に接続するアル
ミニウム等の配線層、９は積層した半導体基板１
の間に介在して互いを絶縁する絶縁層である。
このような多層構造の半導体装置では、層間に
熱伝導層５を設けて放熱を行うことがより一層有
効である。多層構造の場合には、素子の集積密度
が高く、単位体積あたりの発熱が大きい反面、多
層間が熱伝導率の小さい絶縁層９で分離されてい
るためである。
（発明の効果） 以上実施例に基づいて詳細に説明したように、
この発明では、半導体基板表面に密着して形成し
た熱伝導層を用いて半導体素子の発生する熱を効
率よく放熱するようにしたので、熱発生の大きい
集積回路や個別半導体素子および半導体レーザ等
に利用して好適な半導体装置を実現することが出
来る。
【図面の簡単な説明】
第１図は従来の半導体装置の断面構造図、第２
図はこの発明の一実施例である半導体装置の断面
構造図、第３図は他の実施例の断面構造図であ
る。 １…半導体基板、３…パツケージ、４…冷却フ
イン、５…熱伝導層、６…熱伝導ワイア、７…半
導体素子領域、９…絶縁層。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の半導体素子が形成され、積層された複
    数の半導体基板と、 前記素子間を電気的に接続する配線と、 前記積層された基板間に介在する絶縁層とを有
    する半導体装置において、 前記絶縁層内および前記積層された基板の最上
    層に設けられ、お互いに熱伝導可能に接続された
    熱伝導層と、 この熱伝導層と熱伝導可能に接続された放熱器
    とを有することを特徴とする半導体装置。
JP57108531A 1982-06-25 1982-06-25 半導体装置 Granted JPS59944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57108531A JPS59944A (ja) 1982-06-25 1982-06-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57108531A JPS59944A (ja) 1982-06-25 1982-06-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS59944A JPS59944A (ja) 1984-01-06
JPS6312384B2 true JPS6312384B2 (ja) 1988-03-18

Family

ID=14487160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57108531A Granted JPS59944A (ja) 1982-06-25 1982-06-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS59944A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL193609C (nl) * 1981-12-30 2000-04-04 Bekaert Sa Nv Samengestelde streng voor verwerking als granulaat in kunststofproducten en werkwijze voor het vervaardigen van een kunststofmenggranulaat.
US4714953A (en) * 1986-05-12 1987-12-22 International Business Machines Corporation Welded wire cooling

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0134351Y2 (ja) * 1980-11-14 1989-10-19

Also Published As

Publication number Publication date
JPS59944A (ja) 1984-01-06

Similar Documents

Publication Publication Date Title
JP3671457B2 (ja) 多層基板
JPH06252285A (ja) 回路基板
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
CN109196637B (zh) 半导体装置
JP7551571B2 (ja) 半導体モジュール
JP4935220B2 (ja) パワーモジュール装置
JP3193142B2 (ja) 基 板
TWM595383U (zh) 散熱型電子裝置
JP2017130618A (ja) 電子部品放熱構造
JPS59944A (ja) 半導体装置
JPH10233473A (ja) 半導体素子の放熱構造とその放熱方法
JPH01295455A (ja) 半導体積層集積回路素子
JPH05218226A (ja) 多層配線基板
JPH01132146A (ja) 半導体装置
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JPH0613487A (ja) マルチチップモジュール
US20250323116A1 (en) Semiconductor device and method for manufacturing the same
JPH11135692A (ja) 集積回路
JP3022738B2 (ja) マルチチップモジュール
JP3502511B2 (ja) 半導体装置
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
JP2002043480A (ja) 半導体装置
JPH05259321A (ja) マルチチップモジュール
JPH05114665A (ja) 放熱性基板
JPH0377355A (ja) 放熱型半導体装置