JPS63124465A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS63124465A JPS63124465A JP61271320A JP27132086A JPS63124465A JP S63124465 A JPS63124465 A JP S63124465A JP 61271320 A JP61271320 A JP 61271320A JP 27132086 A JP27132086 A JP 27132086A JP S63124465 A JPS63124465 A JP S63124465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- film
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271320A JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271320A JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124465A true JPS63124465A (ja) | 1988-05-27 |
| JPH0588541B2 JPH0588541B2 (th) | 1993-12-22 |
Family
ID=17498409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271320A Granted JPS63124465A (ja) | 1986-11-13 | 1986-11-13 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124465A (th) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| US5702958A (en) * | 1994-08-09 | 1997-12-30 | Texas Instruments Incorporated | Method for the fabrication of bipolar transistors |
| JP2002170829A (ja) * | 2000-12-04 | 2002-06-14 | Nec Corp | ヘテロ接合型バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
-
1986
- 1986-11-13 JP JP61271320A patent/JPS63124465A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5344786A (en) * | 1990-08-31 | 1994-09-06 | Texas Instruments Incorporated | Method of fabricating self-aligned heterojunction bipolar transistors |
| US5702958A (en) * | 1994-08-09 | 1997-12-30 | Texas Instruments Incorporated | Method for the fabrication of bipolar transistors |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| US5729033A (en) * | 1995-06-06 | 1998-03-17 | Hughes Electronics | Fully self-aligned submicron heterojunction bipolar transistor |
| JP2002170829A (ja) * | 2000-12-04 | 2002-06-14 | Nec Corp | ヘテロ接合型バイポーラトランジスタ及びその製造方法 |
| JP2011176171A (ja) * | 2010-02-25 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0588541B2 (th) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070134A (ja) | ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH0588541B2 (th) | ||
| JPH09115919A (ja) | 半導体装置及びその製造方法 | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| JP2001308312A (ja) | Iii−v材料上にダブルヘテロ接合バイポーラトランジスタを製造する方法 | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| EP1134809A2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilivered base | |
| JPH0569297B2 (th) | ||
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2835237B2 (ja) | ヘテロ接合半導体集積回路 | |
| KR100818417B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP3161044B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置の製造方法 | |
| KR0146652B1 (ko) | 임시 에미터 전극과 폴리이미드 측벽막을 이용한 자기정렬형 이종접합 바이폴라 트랜지스터의 제작방법 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JPH03227527A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0571171B2 (th) |