JPS63127411A - 薄膜磁気ヘツドのリ−ド端子形成方法 - Google Patents
薄膜磁気ヘツドのリ−ド端子形成方法Info
- Publication number
- JPS63127411A JPS63127411A JP27105486A JP27105486A JPS63127411A JP S63127411 A JPS63127411 A JP S63127411A JP 27105486 A JP27105486 A JP 27105486A JP 27105486 A JP27105486 A JP 27105486A JP S63127411 A JPS63127411 A JP S63127411A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- insulating layer
- electrode
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 title claims description 11
- 239000011368 organic material Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 73
- 239000010408 film Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052593 corundum Inorganic materials 0.000 abstract description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 3
- 238000007747 plating Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Magnetic Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「技術分野」
本発明は、薄膜磁気ヘッドの製造方法に係り、特にその
リード端子の形成方法に関する。
リード端子の形成方法に関する。
「従来技術およびその問題点」
薄膜磁気ヘッドは、非磁性基板上に、下部磁性体層、磁
気ギャップ層としての下部絶縁層、コイル導体層、下部
絶縁層、および上部磁性体層ｌＦｒ周釦０薄膜形成手段
により積層形成してなり、コイル導体層の端部をリード
線に接続して用いられる。このリード線の接続部としで
のリード端子は、下部絶縁層上に第２の絶縁層によって
ガードされ、コイル導体層と導通する電極部を有しでい
る。
気ギャップ層としての下部絶縁層、コイル導体層、下部
絶縁層、および上部磁性体層ｌＦｒ周釦０薄膜形成手段
により積層形成してなり、コイル導体層の端部をリード
線に接続して用いられる。このリード線の接続部としで
のリード端子は、下部絶縁層上に第２の絶縁層によって
ガードされ、コイル導体層と導通する電極部を有しでい
る。
このようなリード端子の形成方法としで、従来では、笥
２図（ａ）〜（Ｄの形成工程によって行なわれる。この
工程を以下に順次示す。
２図（ａ）〜（Ｄの形成工程によって行なわれる。この
工程を以下に順次示す。
■Ａ １２０３等からなる絶縁層１１上に、メッキ、ス
パッタリング、蒸＠等の手段により、Ｃｕ、 Ａ１．
Ｔｉ等の単層、多層の金属からなる電極層］２を形成す
る。（第２図（ａ））。この電極層１２は、ヘッド部の
製造工程であるコイル導体層の形成時に同時に形成され
るもので、あり、コイル導体層と導通している。
パッタリング、蒸＠等の手段により、Ｃｕ、 Ａ１．
Ｔｉ等の単層、多層の金属からなる電極層］２を形成す
る。（第２図（ａ））。この電極層１２は、ヘッド部の
製造工程であるコイル導体層の形成時に同時に形成され
るもので、あり、コイル導体層と導通している。
■電極層１２を覆い、絶縁ＩＷ］１の全面に、電極とな
るＣｕ、 ＡＩ、Ｔｉ等の下地層１３を形成する（第２
図（ｂ））。
るＣｕ、 ＡＩ、Ｔｉ等の下地層１３を形成する（第２
図（ｂ））。
■下地層１３上に、感光性、感熱゛注樹脂からなるドラ
イフィルム１４をコーティングし、このドライフィルム
コ４上にマスク層１５をバターニングする（第２図（Ｃ
））。
イフィルム１４をコーティングし、このドライフィルム
コ４上にマスク層１５をバターニングする（第２図（Ｃ
））。
■マスク層１５の上から光を当て、電極層１２上部にあ
るトライフィルム１４そ露光現像し、下地層１３表面を
露出させる（菓２図（ｄ））。
るトライフィルム１４そ露光現像し、下地層１３表面を
露出させる（菓２図（ｄ））。
■ドライフィルムコ４の除去された下地層１３に、メッ
キ等によつ、Ｃｕ、 Ａ１．Ｔｉ等からなる厚い膜厚の
第２電極層１６を形成する（第２図（ｅ））。
キ等によつ、Ｃｕ、 Ａ１．Ｔｉ等からなる厚い膜厚の
第２電極層１６を形成する（第２図（ｅ））。
■エツチング等により、残ったドライフィルム１４を除
去し、下地層１３表面を露出させる（第２図（ｆ））。
去し、下地層１３表面を露出させる（第２図（ｆ））。
■さらに、エツチング等によって結締層］１上に残って
いる下地層１３を除去する（第２図（ｇ））。
いる下地層１３を除去する（第２図（ｇ））。
■スパッタリング法等（こより、電極部、絶縁層１１を
全面にＡｌ２Ｏ３、Ｓ！Ｏ□等の第２絶縁膜又は保護膜
１７を形成する（第２図（ｈ））。
全面にＡｌ２Ｏ３、Ｓ！Ｏ□等の第２絶縁膜又は保護膜
１７を形成する（第２図（ｈ））。
■最後に、第２絶縛膜１７を研磨しく第２図（１））、
第２電極層１６を露出ざぜることでリード端子を形成す
る（第２図（ｊ））。
第２電極層１６を露出ざぜることでリード端子を形成す
る（第２図（ｊ））。
ところか、上記のリード端子形成方法では、第２電極層
１６を形成するために下地層１３を形成し、後工程でこ
の下地層１３の電極層１２対応部分以外の部分を除去し
ており、ざらに下地層１３上に第２電極層］６を形成し
ているので、その分だけ形成工程か接雑化している。ま
た、エツチング等による膜除去工程数が、電極層１２対
応部分のドライフィルム１４の除去、第２電極層１６形
成後の残ったドライフィルム１４の除去、第２電極層１
６の薄膜化および絶縁層１１上に残っている下地層］３
の除去の３回に及んでいるため、高い加工精度か得られ
ず、工程数か増加して加工効率が低下しでいる。
１６を形成するために下地層１３を形成し、後工程でこ
の下地層１３の電極層１２対応部分以外の部分を除去し
ており、ざらに下地層１３上に第２電極層］６を形成し
ているので、その分だけ形成工程か接雑化している。ま
た、エツチング等による膜除去工程数が、電極層１２対
応部分のドライフィルム１４の除去、第２電極層１６形
成後の残ったドライフィルム１４の除去、第２電極層１
６の薄膜化および絶縁層１１上に残っている下地層］３
の除去の３回に及んでいるため、高い加工精度か得られ
ず、工程数か増加して加工効率が低下しでいる。
「発明の目的」
本発明は、工程が簡単で膜除去回数か少なく、加工精度
の高いリード端子の形成方法ヲ褪供することを目的とす
る。
の高いリード端子の形成方法ヲ褪供することを目的とす
る。
「発明の概要」
本発明は、絶縁層上に、コイル導体層と導通するリード
端子となるべき電極部を形成し、この電極部上に有機材
料膜を形成し、この有機材料膜および絶縁層を覆って第
２の絶縁層又は保護層を形成し、この第２の絶縁層又は
保護層の表面を研磨して上記有機材料膜を露出させた後
、この有機材料膜だけを除去して上記電極部を露出させ
ることを特徴せた後、このドライフィルムだけを除去し
て上記電極部ｌＦｒ露出させることを特徴とする。
端子となるべき電極部を形成し、この電極部上に有機材
料膜を形成し、この有機材料膜および絶縁層を覆って第
２の絶縁層又は保護層を形成し、この第２の絶縁層又は
保護層の表面を研磨して上記有機材料膜を露出させた後
、この有機材料膜だけを除去して上記電極部を露出させ
ることを特徴せた後、このドライフィルムだけを除去し
て上記電極部ｌＦｒ露出させることを特徴とする。
「発明の笑施例」
以下に、本発明による薄膜磁気ヘッドのリード端子の形
成方法を、第１図（ａ）ないしく９）に示す工程順に説
明する。
成方法を、第１図（ａ）ないしく９）に示す工程順に説
明する。
ます、Ａ１□０５等からなる絶縁層１１上に、Ｃｕ、Ａ
Ｉ等からなる電極層電極層１２を、メッキ、スパッタリ
ング、蒸着等の手段により形成する（第１図（ａ））。
Ｉ等からなる電極層電極層１２を、メッキ、スパッタリ
ング、蒸着等の手段により形成する（第１図（ａ））。
この電極層１２は、従来工程と同様、ヘッド部の製造工
程におけるコイル導体層の形成時に、このコイル導体層
に導通させるべく同時形成されるものてあ。
程におけるコイル導体層の形成時に、このコイル導体層
に導通させるべく同時形成されるものてあ。
次に、本発明では、下地層１３を介在させずに、絶縁層
１１上及び電極部１２を覆うようにしてドライフィルム
１４を直接コーティングする（第１図（ｂ））。このト
ライフィルム１４は、感光注の樹月旨かうなる。
１１上及び電極部１２を覆うようにしてドライフィルム
１４を直接コーティングする（第１図（ｂ））。このト
ライフィルム１４は、感光注の樹月旨かうなる。
そして、このドライフィルム１４上の電極部１２との対
応位置以外にマスク層１５をバターニングしく第１図（
Ｃ））、エツチングまたは露光現像によって電極部１２
との対応部分を残しでドライフィルム１４を除去する（
第１図（ｄ））。
応位置以外にマスク層１５をバターニングしく第１図（
Ｃ））、エツチングまたは露光現像によって電極部１２
との対応部分を残しでドライフィルム１４を除去する（
第１図（ｄ））。
次に、スパッタリング法等により、ドライフィルム］４
を覆ってＡｌ２Ｏ３、５１０２等からなる第２絶縛層又
は保護層１７８形成する（第１図（ｅ））。
を覆ってＡｌ２Ｏ３、５１０２等からなる第２絶縛層又
は保護層１７８形成する（第１図（ｅ））。
しかる後、第２絶縁層又は保護層１７そ、ドライフィル
ム１４が露出するまで研磨、う・νピングする（第１図
（ｆ））。
ム１４が露出するまで研磨、う・νピングする（第１図
（ｆ））。
最後に、露出したドライフィルム］４をエツチングで除
去し、電極部１２８露出させることでリード端子を形成
する（第１図（９））。
去し、電極部１２８露出させることでリード端子を形成
する（第１図（９））。
このようにしで得られたリード端子では、エツチングの
回数が、電機部］２との対応部分を残したドライフィル
ム１４の除去工程、および電極部１２を露出させるため
のドライフィルム１４の除去工程の２回で済み、また、
下地層１３および第２電極層］６の形成工程を不要とし
ている。したかって、従来法に比べてエツチング等の膜
除去回数か少なくなった分、高い精度の加工ができ、加
工効率が向上する。また、下地層１３および第２電極層
１６の形成工程を不要にした分だけ工程を簡略化でき、
加工効率か良好で安価な薄膜磁気ヘッドか提供できる。
回数が、電機部］２との対応部分を残したドライフィル
ム１４の除去工程、および電極部１２を露出させるため
のドライフィルム１４の除去工程の２回で済み、また、
下地層１３および第２電極層］６の形成工程を不要とし
ている。したかって、従来法に比べてエツチング等の膜
除去回数か少なくなった分、高い精度の加工ができ、加
工効率が向上する。また、下地層１３および第２電極層
１６の形成工程を不要にした分だけ工程を簡略化でき、
加工効率か良好で安価な薄膜磁気ヘッドか提供できる。
「発明の効果」
以上説明したように、本発明の薄膜磁気ヘッドのリード
端子形成方法によれば、エツチング等による膜除去回数
か少なく、下地層や第２電極層の形成をも不要としでい
るところから、高い精度の加工ができ、加工効率が向上
するとともに、工程が単純化され、安価な薄膜磁気ヘッ
ドを提供することができる。
端子形成方法によれば、エツチング等による膜除去回数
か少なく、下地層や第２電極層の形成をも不要としでい
るところから、高い精度の加工ができ、加工効率が向上
するとともに、工程が単純化され、安価な薄膜磁気ヘッ
ドを提供することができる。
第１図（ａ）ないしく９）は本発明による薄膜磁気ヘッ
ドのリード端子形成方法を工程順に示す図、第２図（ａ
）ないしくｊ）は従来の薄膜磁気ヘッドのリード端子形
成方法を工程順に示す図である。 ］１・・・絶縁層、１２・・−電極層、１４・・・ドラ
イフィルム、１５・・・マスク層、１７・・・第２締縁
層。 特許出願人 アルプス電２株式会社同 代理人
三 浦 邦 夫 同 松井 茂 （ａ） （ｃ） （ｄ） 第１図 （ｅ） （ｆ） 第１図
ドのリード端子形成方法を工程順に示す図、第２図（ａ
）ないしくｊ）は従来の薄膜磁気ヘッドのリード端子形
成方法を工程順に示す図である。 ］１・・・絶縁層、１２・・−電極層、１４・・・ドラ
イフィルム、１５・・・マスク層、１７・・・第２締縁
層。 特許出願人 アルプス電２株式会社同 代理人
三 浦 邦 夫 同 松井 茂 （ａ） （ｃ） （ｄ） 第１図 （ｅ） （ｆ） 第１図
Claims (1)
- （１）絶縁層上に、コイル導体層と導通するリード端子
となるべき電極部を形成し、この電極部上に有機材料膜
を形成し、この有機材料膜および絶縁層を覆って第２の
絶縁層又は保護層を形成し、この第２の絶縁層又は保護
層の表面を研磨して上記有機材料膜を露出させた後、こ
の有機材料膜だけを除去して上記電極部を露出させるこ
とを特徴とする薄膜磁気ヘッドのリード端子形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27105486A JPS63127411A (ja) | 1986-11-14 | 1986-11-14 | 薄膜磁気ヘツドのリ−ド端子形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27105486A JPS63127411A (ja) | 1986-11-14 | 1986-11-14 | 薄膜磁気ヘツドのリ−ド端子形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127411A true JPS63127411A (ja) | 1988-05-31 |
Family
ID=17494760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27105486A Pending JPS63127411A (ja) | 1986-11-14 | 1986-11-14 | 薄膜磁気ヘツドのリ−ド端子形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512624A (ja) * | 1991-01-28 | 1993-01-22 | Alps Electric Co Ltd | ボンデイングパツドの形成方法 |
-
1986
- 1986-11-14 JP JP27105486A patent/JPS63127411A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512624A (ja) * | 1991-01-28 | 1993-01-22 | Alps Electric Co Ltd | ボンデイングパツドの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6122612A (ja) | モノリシツクコンデンサの縁端処理方法 | |
| JPS6432663A (en) | Multilayer interconnection system for multi-chip high performance semiconductor package | |
| JPS5896760A (ja) | 半導体装置の製法 | |
| US4298436A (en) | Method of forming insulated conductors in a conductive medium and article thus formed | |
| US6458682B2 (en) | Method of manufacturing a bump electrode semiconductor device using photosensitive resin | |
| US4613404A (en) | Materials which exhibit a surface active effect with vacuum baked photoresists and method of using the same | |
| JPS63127411A (ja) | 薄膜磁気ヘツドのリ−ド端子形成方法 | |
| JPH0575237A (ja) | 導体パターン形成方法 | |
| US7683269B2 (en) | Thin film device and method for manufacturing the same | |
| JPH03154214A (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| GB2184606A (en) | Method of producing metallic thin film coil | |
| JPS61150118A (ja) | 薄膜磁気ヘツド | |
| JP2739842B2 (ja) | 半導体装置の製造方法 | |
| JP2742298B2 (ja) | 薄膜磁気ヘッド | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS6334268Y2 (ja) | ||
| JPS59165220A (ja) | 薄膜磁気ヘツドおよびその製造方法 | |
| JPH0758438A (ja) | 回路基板及びその製造方法 | |
| JP2809466B2 (ja) | 薄膜磁気ヘッド | |
| JPS58144493A (ja) | 金属電極上への金属メツキ層の形成方法 | |
| JP2536174B2 (ja) | 薄膜磁気ヘッド | |
| JPH02270105A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH04123305A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS62102575A (ja) | 保護膜により被覆された薄膜パタ−ンを備えた素子の製作法 | |
| JPH0573844A (ja) | 薄膜磁気ヘツドの製造方法 |