JPH03154214A - 導体パターン形成方法と磁気ヘッドの製造方法 - Google Patents
導体パターン形成方法と磁気ヘッドの製造方法Info
- Publication number
- JPH03154214A JPH03154214A JP29290489A JP29290489A JPH03154214A JP H03154214 A JPH03154214 A JP H03154214A JP 29290489 A JP29290489 A JP 29290489A JP 29290489 A JP29290489 A JP 29290489A JP H03154214 A JPH03154214 A JP H03154214A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- substrate
- patterns
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Magnetic Heads (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
磁気ヘッド等に於けるウェハプロセスの厚膜フォトレジ
ストパターンの形成方法に関し、信顛性の高い垂直断面
の厚膜パターンを形成することを目的とし、 基板に同一種類のフォトレジスト液を複数回積層塗布し
て所望膜厚のフォトレジスト膜を形成し、フォトレジス
ト膜に同一マスクに依る複数回の露光と現像を繰り返し
てパターニングを行い、基板のフォトレジスト膜が除去
されたレジストパターンの部分に鍍金或いは真空成膜で
所望膜厚のパターンを形成するように構成する。
ストパターンの形成方法に関し、信顛性の高い垂直断面
の厚膜パターンを形成することを目的とし、 基板に同一種類のフォトレジスト液を複数回積層塗布し
て所望膜厚のフォトレジスト膜を形成し、フォトレジス
ト膜に同一マスクに依る複数回の露光と現像を繰り返し
てパターニングを行い、基板のフォトレジスト膜が除去
されたレジストパターンの部分に鍍金或いは真空成膜で
所望膜厚のパターンを形成するように構成する。
本発明は、磁気ヘッド等に於けるウェハプロセスの厚膜
フォトレジストパターンの形成方法に関する。
フォトレジストパターンの形成方法に関する。
近年の薄膜磁気ヘッドの微小化並びに高性能化に伴って
、例えば外部電気回路と導通ずる端子層等はより厚くよ
り垂直な断面形状が要望され、これに対応出来る厚膜フ
ォトレジストパターンの成形方法の提供が要望されてい
る。
、例えば外部電気回路と導通ずる端子層等はより厚くよ
り垂直な断面形状が要望され、これに対応出来る厚膜フ
ォトレジストパターンの成形方法の提供が要望されてい
る。
本発明が適用される例えば薄膜磁気ヘッド１は、第２図
（ａ）の斜視図に示す如く浮上面２ａを有するセラミッ
ク等の構造体２の端面に、半導体同様のプロセスに依っ
て読取り書込用の薄膜素子３を形成している。
（ａ）の斜視図に示す如く浮上面２ａを有するセラミッ
ク等の構造体２の端面に、半導体同様のプロセスに依っ
て読取り書込用の薄膜素子３を形成している。
薄膜素子３と外部電気回路（図示省略）との接続は、同
図及び同図Φ）に示す同図（ａ）のＡ−Ａ断面図の如く
、薄膜素子３のリード３ａの端部に形成された端子４を
介して行われる。
図及び同図Φ）に示す同図（ａ）のＡ−Ａ断面図の如く
、薄膜素子３のリード３ａの端部に形成された端子４を
介して行われる。
第３図の説明図でその形成方法を述べる。
先ず同図（ａ）に示す如くセラミック等の基板５の上に
鍍金用導電層６を形成した後、その上にフォトレジスト
液を塗布し、乾燥してフォトレジスト膜７を形成する。
鍍金用導電層６を形成した後、その上にフォトレジスト
液を塗布し、乾燥してフォトレジスト膜７を形成する。
この時のフォトレジスト膜７の厚さは約１５μｍが限度
である。
である。
次に同図ｂ）に示す如く、露光、現像、水洗、乾燥処理
に依って不要部分のレジストを除去してレジストパター
ン８を得る。
に依って不要部分のレジストを除去してレジストパター
ン８を得る。
そして同図（Ｃ）に示す如（、レジストパターン８が形
成された基板５の鍍金用導電層６に例えば銅鍍金で５０
〜１００μｍの厚さの端子４を形成する。
成された基板５の鍍金用導電層６に例えば銅鍍金で５０
〜１００μｍの厚さの端子４を形成する。
そして次に同図（ｄ）に示す如く、レジスト膜７を除去
した後、真空蒸着或いはスパッタリング等の真空成膜方
法で、端子４を含む所要部分に例えばアルミナのオーバ
ーコート層９を形成する。
した後、真空蒸着或いはスパッタリング等の真空成膜方
法で、端子４を含む所要部分に例えばアルミナのオーバ
ーコート層９を形成する。
上記の方法で形成した端子は、フォトレジスト膜厚が端
子の厚さに比して極端に薄く、端子の断面形状は第３図
（Ｃ）に示す如くきのこ状になる。
子の厚さに比して極端に薄く、端子の断面形状は第３図
（Ｃ）に示す如くきのこ状になる。
この為に、同図（ｄ）のように端子の上にオーバーコー
ト層を形成すると、裾の部分が影となってアルミナが付
着せず空洞１０を生じる。
ト層を形成すると、裾の部分が影となってアルミナが付
着せず空洞１０を生じる。
薄膜磁気ヘッドを作る為には、パターン形成後１点鎖線
Ｘのライン迄水平に研磨して端子４を露出すると共に、
１点鎖線Ｙのラインで垂直に切断する作業を行う。
Ｘのライン迄水平に研磨して端子４を露出すると共に、
１点鎖線Ｙのラインで垂直に切断する作業を行う。
すると、空洞１０の部分のオーバーコート層の基板に対
する付着面積が少ない為に、１点鎖線Ｙのラインで切断
する際にオーバーコート層の９ａの部分が欠けてしまう
と言う問題点があった。
する付着面積が少ない為に、１点鎖線Ｙのラインで切断
する際にオーバーコート層の９ａの部分が欠けてしまう
と言う問題点があった。
この解決の為に、厚膜対応のフォトレジスト液の使用が
考えられるが、膜厚５０〜１００μ鋼で且つパターン精
度５〜１０μｍを満足出来るものは無い。
考えられるが、膜厚５０〜１００μ鋼で且つパターン精
度５〜１０μｍを満足出来るものは無い。
本発明は、信頼性の高い垂直断面の厚膜パターン（端子
）を形成することを目的とするものである。
）を形成することを目的とするものである。
上記目的を達成する為に、本発明に於いては、第１図の
説明図に示す如く、基板５に同一種類のフォトレジスト
液を複数回積層塗布して所望膜厚のフォトレジスト膜１
１を形成し、フォトレジスト膜１１に同一マスクに依る
複数回の露光と現像を繰り返してパターニングを行い、
基板５のフォトレジスト膜１１が除去されたレジストパ
ターン１２の部分に鍍金或いは真空成膜で所望膜厚のパ
ターン１３を形成するようにしたものである。
説明図に示す如く、基板５に同一種類のフォトレジスト
液を複数回積層塗布して所望膜厚のフォトレジスト膜１
１を形成し、フォトレジスト膜１１に同一マスクに依る
複数回の露光と現像を繰り返してパターニングを行い、
基板５のフォトレジスト膜１１が除去されたレジストパ
ターン１２の部分に鍍金或いは真空成膜で所望膜厚のパ
ターン１３を形成するようにしたものである。
同一種類のフォトレジスト液を複数回積層塗布すること
で、所望の膜厚のフォトレジスト層が形成される。
で、所望の膜厚のフォトレジスト層が形成される。
このフォトレジスト層に形成された厚膜のレジストパタ
ーンに鍍金或いは真空成膜を行うことで断面形状垂直の
厚膜のパターンが得られる。
ーンに鍍金或いは真空成膜を行うことで断面形状垂直の
厚膜のパターンが得られる。
第１図は本発明の一実施例である。
全図を通じて同一部分には同一符号を付して示した。
本発明に於いては、第１図（ａ）〜（ｄ）の説明図に示
す如く、基板５に同一種類のフォトレジスト液を複数回
積層塗布して所望膜厚のフォトレジスト膜１１を形成し
、フォトレジスト膜１１に同一マスクに依る複数回の露
光と現像を繰り返してパターニングを行い、基板５のフ
ォトレジスト膜１１が除去されたレジストパターン１２
の部分に鍍金或いは真空成膜で所望膜厚のパターン１３
を形成するようにしたものである。
す如く、基板５に同一種類のフォトレジスト液を複数回
積層塗布して所望膜厚のフォトレジスト膜１１を形成し
、フォトレジスト膜１１に同一マスクに依る複数回の露
光と現像を繰り返してパターニングを行い、基板５のフ
ォトレジスト膜１１が除去されたレジストパターン１２
の部分に鍍金或いは真空成膜で所望膜厚のパターン１３
を形成するようにしたものである。
即ち、同図（ａ）に示す如く、先ずセラミック等の基板
５の上に鍍金用導電層６を形成した後、その上にフォト
レジスト液を塗布し乾燥して第１のフォトレジスト膜１
１ａを形成する。
５の上に鍍金用導電層６を形成した後、その上にフォト
レジスト液を塗布し乾燥して第１のフォトレジスト膜１
１ａを形成する。
この時のフォトレジスト膜１１ａの厚さは約１５μｍが
限度である。
限度である。
次に、このフォトレジスト膜１１ａの上に同一種類のフ
ォトレジスト液を塗布し、乾燥して第２のフォトレジス
ト膜１１ｂを形成する。
ォトレジスト液を塗布し、乾燥して第２のフォトレジス
ト膜１１ｂを形成する。
この時のフォトレジスト膜１１ｂの厚さは約３５μｍで
ある。
ある。
そして更にこのフォトレジスト膜１１ｂの上に同一種類
のフォトレジスト液を塗布し、乾燥して第３のフォトレ
ジスト膜ｔｉｃを形成する。
のフォトレジスト液を塗布し、乾燥して第３のフォトレ
ジスト膜ｔｉｃを形成する。
この時のフォトレジスト膜１１ｂの厚さは約４０μｍで
あって、全体のフォトレジスト１１の膜厚は９０μｍと
所望の厚さになる。
あって、全体のフォトレジスト１１の膜厚は９０μｍと
所望の厚さになる。
更に膜厚が必要ならば、この工程を繰り返すことで任意
に得られる。
に得られる。
所望の膜厚のフォトレジスト層１１が形成されたら、次
に同図（ｂ）に示す如く同一マスクに依る複数回の露光
と現像、水洗、乾燥処理を繰り返してバターニングを行
い、垂直な断面形状を有するレジストパターン１２を得
る。
に同図（ｂ）に示す如く同一マスクに依る複数回の露光
と現像、水洗、乾燥処理を繰り返してバターニングを行
い、垂直な断面形状を有するレジストパターン１２を得
る。
そして同図（Ｃ）に示す如く、レジストパターン１２が
形成された基板５の鍍金用導電層６に対して例えば銅鍍
金で５０〜１００μｍの厚さの端子１３を形成する。
形成された基板５の鍍金用導電層６に対して例えば銅鍍
金で５０〜１００μｍの厚さの端子１３を形成する。
そして更に同図（ｄ）に示す如（、レジスト膜１１を除
去した後に、真空蒸着或いはスパッタリング等の真空成
膜方法で、端子１３を含む所要部分に例えばアルミナの
オーバーコート層１４を形成する。
去した後に、真空蒸着或いはスパッタリング等の真空成
膜方法で、端子１３を含む所要部分に例えばアルミナの
オーバーコート層１４を形成する。
然る後、薄膜磁気ヘッド形成の為に従来技術同様に１点
鎖線Ｘのライン迄研磨して端子１３を露出すると共に１
点鎖線Ｙのラインで切断する。
鎖線Ｘのライン迄研磨して端子１３を露出すると共に１
点鎖線Ｙのラインで切断する。
以上の如く、銅鍍金等で５０〜１００μｍの厚さの端子
１３を形成する際に、レジストパターン１２の膜厚は十
分であって且つその断面形状は垂直であり、端子１３は
きのこ状になることは無い。
１３を形成する際に、レジストパターン１２の膜厚は十
分であって且つその断面形状は垂直であり、端子１３は
きのこ状になることは無い。
この為にＹのラインでオーバーコート層１４を切断して
も、オーバーコート層重４が欠けることは無い。
も、オーバーコート層重４が欠けることは無い。
尚、上記説明は本発明を薄膜磁気ヘッドの端子成形に適
用することで行ったが、端子成形工程に限られるもので
は無く、他の厚膜フォトレジストに依る垂直な断面形状
の形成を要する工程にも適用が可能である。
用することで行ったが、端子成形工程に限られるもので
は無く、他の厚膜フォトレジストに依る垂直な断面形状
の形成を要する工程にも適用が可能である。
本発明のフォトレジストパターン形成方法を例えば薄膜
磁気ヘッドの製造に適用することで、垂直断面の端子を
形成することが可能となり、信頼性の高い製品が得られ
る等、経済上及び産業上に多大の効果を奏する。
磁気ヘッドの製造に適用することで、垂直断面の端子を
形成することが可能となり、信頼性の高い製品が得られ
る等、経済上及び産業上に多大の効果を奏する。
第２図（ｂ）は同図（ａ）のＡ−Ａ断面図、第３図（ａ
）〜（ｄ）は従来のフォトレジストパターン形成方法に
依る端子の形成方法の説明図である。
）〜（ｄ）は従来のフォトレジストパターン形成方法に
依る端子の形成方法の説明図である。
図に於いて、
１は薄膜磁気ヘッド、 ２は構造体、
３は薄膜素子、 ３ａはリード、４．１３は端
子、 ５は基板、６は鍍金用導電層、 ７．１１はフォトレジスト膜、 ８．１２はレジストパターン、 ９．１４はオーバーコート層、 １０は空洞、 １１ａは第１のフォトレジスト膜、 ｆｌｂは第２のフォトレジスト膜、 １１ｃは第３のフォトレジスト膜である。
子、 ５は基板、６は鍍金用導電層、 ７．１１はフォトレジスト膜、 ８．１２はレジストパターン、 ９．１４はオーバーコート層、 １０は空洞、 １１ａは第１のフォトレジスト膜、 ｆｌｂは第２のフォトレジスト膜、 １１ｃは第３のフォトレジスト膜である。
第１図（ａ）〜（ｄ）は本発明のフォトレジストパター
ン形成方法に依る端子の形成方法の説明図、第２図（ａ
）は薄膜磁気ヘッドの斜視図、（ｂ） （Ｃ） 簿膜磁気ベツドの許Ｆ田」 （α） 口πｄω）のＡ−Ａ断面図 （ｂ）
ン形成方法に依る端子の形成方法の説明図、第２図（ａ
）は薄膜磁気ヘッドの斜視図、（ｂ） （Ｃ） 簿膜磁気ベツドの許Ｆ田」 （α） 口πｄω）のＡ−Ａ断面図 （ｂ）
Claims (1)
- 【特許請求の範囲】 基板（５）に同一種類のフォトレジスト液を複数回積層
塗布して所望膜厚のフォトレジスト膜（１１）を形成し
、 前記フォトレジスト膜（１１）に同一マスクに依る複数
回の露光と現像を繰り返してパターニングを行い、 前記基板（５）の前記フォトレジスト膜（１１）が除去
されたレジストパターン（１２）の部分に鍍金或いは真
空成膜で所望膜厚のパターン（１３）を形成するように
したことを特徴とするフォトレジストパターン形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292904A JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292904A JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03154214A true JPH03154214A (ja) | 1991-07-02 |
| JP2705253B2 JP2705253B2 (ja) | 1998-01-28 |
Family
ID=17787903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292904A Expired - Fee Related JP2705253B2 (ja) | 1989-11-10 | 1989-11-10 | 導体パターン形成方法と磁気ヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705253B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512624A (ja) * | 1991-01-28 | 1993-01-22 | Alps Electric Co Ltd | ボンデイングパツドの形成方法 |
| WO1996026467A1 (en) * | 1995-02-23 | 1996-08-29 | Council For The Central Laboratories Of The Research Councils | Deep pattern micro-lithography |
| WO2001011666A3 (en) * | 1999-08-11 | 2001-08-16 | Adc Telecommunications Inc | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby |
| CN114995062A (zh) * | 2022-07-01 | 2022-09-02 | 北京海创微芯科技有限公司 | 厚胶光刻方法及微结构器件 |
| CN116068848A (zh) * | 2021-11-03 | 2023-05-05 | 长鑫存储技术有限公司 | 光罩检测系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938918A (ja) * | 1982-08-25 | 1984-03-03 | Matsushita Electric Ind Co Ltd | 薄膜磁気ヘツドのリ−ド形成方法 |
| JPS60246013A (ja) * | 1984-05-18 | 1985-12-05 | Fujitsu Ltd | 薄膜磁気ヘツドの製造方法 |
| JPS62145703A (ja) * | 1985-12-20 | 1987-06-29 | Citizen Watch Co Ltd | 金属薄膜コイルの製造方法 |
-
1989
- 1989-11-10 JP JP1292904A patent/JP2705253B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938918A (ja) * | 1982-08-25 | 1984-03-03 | Matsushita Electric Ind Co Ltd | 薄膜磁気ヘツドのリ−ド形成方法 |
| JPS60246013A (ja) * | 1984-05-18 | 1985-12-05 | Fujitsu Ltd | 薄膜磁気ヘツドの製造方法 |
| JPS62145703A (ja) * | 1985-12-20 | 1987-06-29 | Citizen Watch Co Ltd | 金属薄膜コイルの製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512624A (ja) * | 1991-01-28 | 1993-01-22 | Alps Electric Co Ltd | ボンデイングパツドの形成方法 |
| WO1996026467A1 (en) * | 1995-02-23 | 1996-08-29 | Council For The Central Laboratories Of The Research Councils | Deep pattern micro-lithography |
| WO2001011666A3 (en) * | 1999-08-11 | 2001-08-16 | Adc Telecommunications Inc | Method of etching a wafer layer using multiple layers of the same photoresistant material and structure formed thereby |
| US6316282B1 (en) | 1999-08-11 | 2001-11-13 | Adc Telecommunications, Inc. | Method of etching a wafer layer using multiple layers of the same photoresistant material |
| US6469361B2 (en) | 1999-08-11 | 2002-10-22 | Adc Telecommunications, Inc. | Semiconductor wafer |
| CN116068848A (zh) * | 2021-11-03 | 2023-05-05 | 长鑫存储技术有限公司 | 光罩检测系统及方法 |
| CN114995062A (zh) * | 2022-07-01 | 2022-09-02 | 北京海创微芯科技有限公司 | 厚胶光刻方法及微结构器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2705253B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| EP0083397B1 (en) | Methods of forming electronic microcircuits | |
| JPH0213949B2 (ja) | ||
| US3615949A (en) | Crossover for large scale arrays | |
| US4963512A (en) | Method for forming conductor layers and method for fabricating multilayer substrates | |
| US3208921A (en) | Method for making printed circuit boards | |
| US3890177A (en) | Technique for the fabrication of air-isolated crossovers | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JPH03154214A (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JPS6155797B2 (ja) | ||
| US4358339A (en) | Method of fabrication of bubble domain device structures | |
| JPH02106091A (ja) | 両面パターンの形成方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPH07254534A (ja) | 電子部品の外部電極形成方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPS59147430A (ja) | 微細回路の形成方法 | |
| JPH04237911A (ja) | 薄膜多層構造の製造方法 | |
| JP2829345B2 (ja) | 薄膜基板の製造方法 | |
| JPH04256393A (ja) | 混成集積回路基板の製造方法 | |
| JPH03108798A (ja) | 多層配線基板およびその製造方法 | |
| JPS63285716A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH02133939A (ja) | 多層配線形成法 | |
| JPS6046049A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |