JPS6313460Y2 - - Google Patents
Info
- Publication number
- JPS6313460Y2 JPS6313460Y2 JP12592478U JP12592478U JPS6313460Y2 JP S6313460 Y2 JPS6313460 Y2 JP S6313460Y2 JP 12592478 U JP12592478 U JP 12592478U JP 12592478 U JP12592478 U JP 12592478U JP S6313460 Y2 JPS6313460 Y2 JP S6313460Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- integrator
- weighing
- output
- correction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005303 weighing Methods 0.000 claims description 19
- 230000010354 integration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【考案の詳細な説明】
本考案は零点表示を命令された時刻の計重値を
一旦記憶し、その時々の計重部出力信号から記憶
した前記計重値を差引いた計重値信号を自動的に
出力するオートゼロ回路に関する。
一旦記憶し、その時々の計重部出力信号から記憶
した前記計重値を差引いた計重値信号を自動的に
出力するオートゼロ回路に関する。
零点表示を命令された時刻の計重値をデジタル
的に記憶すると、その記憶内容は長期間にわたつ
て安定したものとすることができるが、アナログ
的に記憶した場合には安定したものでなかつた。
しかしながら計重値信号としてアナログ信号を取
扱う計重機において、オートゼロ回路だけをデジ
タル回路で構成することは極めて不経済であつ
て、アナログ的に計重値を記憶したにも係わらず
長期にわたつて安定した動作を期待することがで
きるオートゼロ回路が要望されている。
的に記憶すると、その記憶内容は長期間にわたつ
て安定したものとすることができるが、アナログ
的に記憶した場合には安定したものでなかつた。
しかしながら計重値信号としてアナログ信号を取
扱う計重機において、オートゼロ回路だけをデジ
タル回路で構成することは極めて不経済であつ
て、アナログ的に計重値を記憶したにも係わらず
長期にわたつて安定した動作を期待することがで
きるオートゼロ回路が要望されている。
そこで本考案は構成簡単にして、長期にわたつ
て安定して計重値をアナログ的に記憶することが
できるオートゼロ回路を提供するものである。
て安定して計重値をアナログ的に記憶することが
できるオートゼロ回路を提供するものである。
以下本考案の一実施例を従来例と比較して説明
する。第１図は従来のオートゼロ回路を示し、１
は計重値に対応した計重部２のアナログ出力信号
Vgと補正信号Vsとを加算する演算部、３は演算
部１の出力信号を積分し前記補正信号Vsを作成
する積分器、４は演算部１の出力と積分器３の入
力との間に介装された常開接点から成るスイツチ
で、オートゼロを命令された時刻にオン状態とな
る。こゝでオートゼロを命令された時刻の演算部
１の出力信号レベルがVsとすると、積分器３は
演算部１の出力信号レベルVsが零レベルになる
まで積分を行い、信号レベル−Vsをアナログ的
に記憶する。スイツチ４がオフ状態となつた後、
計重を開始すると、通常演算部１出力レベルは計
重部２の出力レベルよりも積分器３の記憶内容だ
け低い信号レベルとなり、オートゼロ動作が行わ
れる。しかしながら実際上、スイツチ４のオフ状
態において両端子間には109〜1012〔Ω〕程度のリ
ーク抵抗Ｒが介装されたものと等価の状態にある
ため、計重に移つて演算部１出力信号が零レベル
でなくなり、スイツチ４の両端子間に電位差が発
生すると、積分器３はスイツチ４がオフ状態であ
るにも係わらず積分継続状態となる。このように
スイツチ４を介して積分器３の出力レベル−Vs
がリークするため、長期間にわたつて記憶内容を
安定に保つことができないものであつた。
する。第１図は従来のオートゼロ回路を示し、１
は計重値に対応した計重部２のアナログ出力信号
Vgと補正信号Vsとを加算する演算部、３は演算
部１の出力信号を積分し前記補正信号Vsを作成
する積分器、４は演算部１の出力と積分器３の入
力との間に介装された常開接点から成るスイツチ
で、オートゼロを命令された時刻にオン状態とな
る。こゝでオートゼロを命令された時刻の演算部
１の出力信号レベルがVsとすると、積分器３は
演算部１の出力信号レベルVsが零レベルになる
まで積分を行い、信号レベル−Vsをアナログ的
に記憶する。スイツチ４がオフ状態となつた後、
計重を開始すると、通常演算部１出力レベルは計
重部２の出力レベルよりも積分器３の記憶内容だ
け低い信号レベルとなり、オートゼロ動作が行わ
れる。しかしながら実際上、スイツチ４のオフ状
態において両端子間には109〜1012〔Ω〕程度のリ
ーク抵抗Ｒが介装されたものと等価の状態にある
ため、計重に移つて演算部１出力信号が零レベル
でなくなり、スイツチ４の両端子間に電位差が発
生すると、積分器３はスイツチ４がオフ状態であ
るにも係わらず積分継続状態となる。このように
スイツチ４を介して積分器３の出力レベル−Vs
がリークするため、長期間にわたつて記憶内容を
安定に保つことができないものであつた。
第２図は本考案によるオートゼロ回路を示し、
３′は演算部１の出力レベルを積分し前記補正信
号Vsを作成する積分器で、演算増幅器OPの出力
端子と反転入力端子（−）との間にコンデンサ
Cfが接続され、また反転入力端子（−）は抵抗
Rsを介して積分器入力とされている。また演算
増幅器OPの非反転入力端子（＋）は抵抗R′sを介
して基準レベルとしてのグランドＧに接続されて
いる。４′は演算部１の出力と積分器３′の入力と
の間に介装されたスイツチ部で、一端が演算部１
出力に接続された常開接点から成る第１のスイツ
チSW1と、一端が積分器３′入力としての抵抗Rs
の一端に接続され他端が第１のスイツチSW1の他
端に接続された常開接点から成る第２のスイツチ
SW2と、第１のスイツチSW1と第２のスイツチ
SW2との接続点ＡとグランドＧとの間に介装され
た常閉接点から成る第３のスイツチSW3とを有
し、第１のスイツチSW1は第２のスイツチSW2が
オン状態となる以前のタイミングにオン状態とな
り、第２のスイツチSW2は第１のスイツチSW1が
オフ状態となる以前のタイミングにオフ状態とな
り、また第３のスイツチSW3は第１のスイツチ
SW1がオフ状態となつてからオン状態となるよう
に構成されている。
３′は演算部１の出力レベルを積分し前記補正信
号Vsを作成する積分器で、演算増幅器OPの出力
端子と反転入力端子（−）との間にコンデンサ
Cfが接続され、また反転入力端子（−）は抵抗
Rsを介して積分器入力とされている。また演算
増幅器OPの非反転入力端子（＋）は抵抗R′sを介
して基準レベルとしてのグランドＧに接続されて
いる。４′は演算部１の出力と積分器３′の入力と
の間に介装されたスイツチ部で、一端が演算部１
出力に接続された常開接点から成る第１のスイツ
チSW1と、一端が積分器３′入力としての抵抗Rs
の一端に接続され他端が第１のスイツチSW1の他
端に接続された常開接点から成る第２のスイツチ
SW2と、第１のスイツチSW1と第２のスイツチ
SW2との接続点ＡとグランドＧとの間に介装され
た常閉接点から成る第３のスイツチSW3とを有
し、第１のスイツチSW1は第２のスイツチSW2が
オン状態となる以前のタイミングにオン状態とな
り、第２のスイツチSW2は第１のスイツチSW1が
オフ状態となる以前のタイミングにオフ状態とな
り、また第３のスイツチSW3は第１のスイツチ
SW1がオフ状態となつてからオン状態となるよう
に構成されている。
従つてオートゼロを命令されると、まず第３の
スイツチSW3がオフ状態となつてから第１，第２
のスイツチSW1，SW2がオン状態となり、その時
刻の演算部１の出力レベルVsが積分器３′の入力
に加えられる。演算増幅器OPの反転入力端子
（−）はグランドＧへイマジナル・シヨートされ
ているため、第１，第２のスイツチSW1，SW2を
介して電流Is＝Vs／Rsが積分器３′へ流れ、積分器 ３′の出力レベルが−Vsになつて、積分器３′の
入力と演算部１出力との電位差が無くなり、積分
が完了する。この積分に要する期間の後に、まず
第１，第２のスイツチSW1，SW2をオフ状態とし
て、第３のスイツチSW3をオン状態とし、前記接
続点Ａをグランドレベルとする。これによつて演
算部１の出力は第１のスイツチSW1のリーク抵抗
Ｒを介してグランドＧに接続され、積分器３′の
入力は第２のスイツチSW2のリーク抵抗Ｒを介し
てグランドＧに接続される。従つて、計重を開始
して演算部１出力と積分器３′の出力レベルとに
電位差が生じても演算部１の出力と積分器３′の
入力との間に電流が流れるものではない。また演
算部１の出力とグランドＧとの間に介装されたリ
ーク抵抗Ｒは109〜1012〔Ω〕と極めて大きいた
め、計重信号に何ら影響を与えるものでない。よ
つてオートゼロを命令された時の演算部１出力信
号レベルをアナログ的に記憶するにも係わらずそ
の記憶内容を長期間にわたつて安定した状態に保
つことができ、長期間にわたつて安定した計重を
実施することができる。
スイツチSW3がオフ状態となつてから第１，第２
のスイツチSW1，SW2がオン状態となり、その時
刻の演算部１の出力レベルVsが積分器３′の入力
に加えられる。演算増幅器OPの反転入力端子
（−）はグランドＧへイマジナル・シヨートされ
ているため、第１，第２のスイツチSW1，SW2を
介して電流Is＝Vs／Rsが積分器３′へ流れ、積分器 ３′の出力レベルが−Vsになつて、積分器３′の
入力と演算部１出力との電位差が無くなり、積分
が完了する。この積分に要する期間の後に、まず
第１，第２のスイツチSW1，SW2をオフ状態とし
て、第３のスイツチSW3をオン状態とし、前記接
続点Ａをグランドレベルとする。これによつて演
算部１の出力は第１のスイツチSW1のリーク抵抗
Ｒを介してグランドＧに接続され、積分器３′の
入力は第２のスイツチSW2のリーク抵抗Ｒを介し
てグランドＧに接続される。従つて、計重を開始
して演算部１出力と積分器３′の出力レベルとに
電位差が生じても演算部１の出力と積分器３′の
入力との間に電流が流れるものではない。また演
算部１の出力とグランドＧとの間に介装されたリ
ーク抵抗Ｒは109〜1012〔Ω〕と極めて大きいた
め、計重信号に何ら影響を与えるものでない。よ
つてオートゼロを命令された時の演算部１出力信
号レベルをアナログ的に記憶するにも係わらずそ
の記憶内容を長期間にわたつて安定した状態に保
つことができ、長期間にわたつて安定した計重を
実施することができる。
なお上記実施例において第１，第２のスイツチ
SW1，SW2はともに常開接点から成り、第３のス
イツチSW3は常閉接点から成るとしたが、第１，
第２のスイツチSW1，SW2は常閉接点、第３のス
イツチSW3は常開接点としても同様に実施可能で
ある。
SW1，SW2はともに常開接点から成り、第３のス
イツチSW3は常閉接点から成るとしたが、第１，
第２のスイツチSW1，SW2は常閉接点、第３のス
イツチSW3は常開接点としても同様に実施可能で
ある。
以上説明のように本考案によると、計重部出力
信号と補正信号とを加算する演算部と、演算部出
力信号を積分して前記補正信号を作成する演算増
幅器より成る積分器と、演算部出力と積分器入力
との間に介装されたスイツチ部とを有し、前記ス
イツチ部を、一端が演算部出力に接続された第１
のスイツチと、一端が積分器入力に接続され他端
が第１のスイツチの他端に接続された第２のスイ
ツチと、第１のスイツチと第２のスイツチとの接
続点と前記積分器の基準レベルとの間に介装され
た第３のスイツチとで構成し、前記補正信号の更
新中は第１，第２のスイツチをオン状態、第３の
スイツチをオフ状態とし、前記補正信号の保持中
は第１，第２のスイツチをオフ状、第３のスイツ
チをオン状態とするよう構成したため、構成簡単
であるにも係わらず長期間にわたつて安定した計
重を実施することができ、計重信号としてアナロ
グ信号を取扱う計重機の構成も簡単となり計重機
のコストダウンが可能なものである。
信号と補正信号とを加算する演算部と、演算部出
力信号を積分して前記補正信号を作成する演算増
幅器より成る積分器と、演算部出力と積分器入力
との間に介装されたスイツチ部とを有し、前記ス
イツチ部を、一端が演算部出力に接続された第１
のスイツチと、一端が積分器入力に接続され他端
が第１のスイツチの他端に接続された第２のスイ
ツチと、第１のスイツチと第２のスイツチとの接
続点と前記積分器の基準レベルとの間に介装され
た第３のスイツチとで構成し、前記補正信号の更
新中は第１，第２のスイツチをオン状態、第３の
スイツチをオフ状態とし、前記補正信号の保持中
は第１，第２のスイツチをオフ状、第３のスイツ
チをオン状態とするよう構成したため、構成簡単
であるにも係わらず長期間にわたつて安定した計
重を実施することができ、計重信号としてアナロ
グ信号を取扱う計重機の構成も簡単となり計重機
のコストダウンが可能なものである。
第１図は従来のオートゼロ回路の構成図、第２
図は本考案のオートゼロ回路の一実施例の構成図
を示す。 １……演算部、３′……積分器、４……スイツ
チ部、OP……演算増幅器、SW1……第１のスイ
ツチ、SW2……第２のスイツチ、SW3……第３の
スイツチ、Ｒ……リーク抵抗、Ｇ……グランド、
Vg……計重部出力信号、Vs……補正信号。
図は本考案のオートゼロ回路の一実施例の構成図
を示す。 １……演算部、３′……積分器、４……スイツ
チ部、OP……演算増幅器、SW1……第１のスイ
ツチ、SW2……第２のスイツチ、SW3……第３の
スイツチ、Ｒ……リーク抵抗、Ｇ……グランド、
Vg……計重部出力信号、Vs……補正信号。
Claims (1)
- 計重部出力信号と補正信号とを加算する演算部
と、演算部出力信号を積分して前記補正信号を作
成する演算増幅器より成る積分器と、演算部出力
と積分器入力との間に介装されたスイツチ部とを
有し、前記スイツチ部を、一端が演算部出力に接
続された第１のスイツチと、一端が積分器入力に
接続され他端が第１のスイツチの他端に接続され
た第２のスイツチと、第１のスイツチと第２のス
イツチとの接続点と前記積分器の基準レベルとの
間に介装された第３のスイツチとで構成し、前記
補正信号の更新中は第１，第２のスイツチをオン
状態、第３のスイツチをオフ状態とし、前記補正
信号の保持中は第１，第２のスイツチをオフ状
態、第３のスイツチをオン状態とした電子式計重
機のオートゼロ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12592478U JPS6313460Y2 (ja) | 1978-09-12 | 1978-09-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12592478U JPS6313460Y2 (ja) | 1978-09-12 | 1978-09-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5542187U JPS5542187U (ja) | 1980-03-18 |
| JPS6313460Y2 true JPS6313460Y2 (ja) | 1988-04-16 |
Family
ID=29087274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12592478U Expired JPS6313460Y2 (ja) | 1978-09-12 | 1978-09-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313460Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58162819A (ja) * | 1982-03-23 | 1983-09-27 | Teraoka Seiko Co Ltd | 電子秤の温度ドリフト補償回路 |
| JPS59184016U (ja) * | 1983-05-26 | 1984-12-07 | 松下電器産業株式会社 | 除湿機の排水タンク |
-
1978
- 1978-09-12 JP JP12592478U patent/JPS6313460Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5542187U (ja) | 1980-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2089594A (en) | Automatic turn-signal cancelling system | |
| JPS6313460Y2 (ja) | ||
| JPS59594Y2 (ja) | 電子式計重機のオ−トゼロ回路 | |
| SU695567A3 (ru) | Регул тор нат жени нитей на ткацком станке | |
| JPH087476Y2 (ja) | 入力装置のセンター補正回路 | |
| JPS6343784Y2 (ja) | ||
| JPH0224260Y2 (ja) | ||
| JPS6315788Y2 (ja) | ||
| JP5986948B2 (ja) | バッテリ状態推定装置 | |
| JPS63168708U (ja) | ||
| JPS6454818A (en) | Offset compensation circuit | |
| JPS6317115Y2 (ja) | ||
| JPH028206Y2 (ja) | ||
| JPS60214232A (ja) | 力測定装置 | |
| JPS5834806Y2 (ja) | 信号伝送遮断回路 | |
| JPH0188577U (ja) | ||
| JP2000241238A (ja) | 振動計 | |
| JPS5926068B2 (ja) | アナログルイザンキオクソウチ | |
| GB2335319A (en) | Temperature compensation of analogue to digital converter | |
| JPS5799816A (en) | Switched capacitor filter | |
| JPH0521508Y2 (ja) | ||
| JPH0246085B2 (ja) | Hoikei | |
| JPS60169944U (ja) | 校正機能付ｄａ変換器 | |
| JPH04361124A (ja) | 熱重量測定装置の天秤制御回路 | |
| JPS57147364A (en) | Telephone set terminal of switchboard system capable of voice storing service |