JPS63135023A - アナログ／デイジタル変換器 - Google Patents
アナログ／デイジタル変換器Info
- Publication number
- JPS63135023A JPS63135023A JP28076486A JP28076486A JPS63135023A JP S63135023 A JPS63135023 A JP S63135023A JP 28076486 A JP28076486 A JP 28076486A JP 28076486 A JP28076486 A JP 28076486A JP S63135023 A JPS63135023 A JP S63135023A
- Authority
- JP
- Japan
- Prior art keywords
- reference time
- signal
- temperature
- setting reference
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はアナログ／ディジタル変換器（Ａ／Ｄ変換器）
に関し、特に、電圧／周波数変換回路（’Ｖ／Ｆ変挽回
路）を用いたものに適用し得るものである。
に関し、特に、電圧／周波数変換回路（’Ｖ／Ｆ変挽回
路）を用いたものに適用し得るものである。
（従来の技術）
従来、Ｖ ／ Ｆ変換回路を用いたＡ／Ｄ変換器として
第６図に示すものがある。すなわち、入力アナログ信号
ＡＩＮを集積回路（ＩＣ）構成のＶ／Ｆ変換回路１に与
えて電圧値に対応した周波数を有する交流信号ＦＩＮに
変換し、これを発光ダイオードＤ及びホトトランジスタ
Ｑでなる波形整形回路２においてパルス信号ＰＵＬに変
換してゲート回路３に与え、基準時間発生回路４による
設定基準時間の間だけゲート回路３が開動作してパルス
信号ＰＵＬをカウンタ５に与え、設定基準時間経過後の
カウント値を変換された出力ディジタルデータＤ ＯＵ
、 Ｔとして出力するようにしたものがある。
第６図に示すものがある。すなわち、入力アナログ信号
ＡＩＮを集積回路（ＩＣ）構成のＶ／Ｆ変換回路１に与
えて電圧値に対応した周波数を有する交流信号ＦＩＮに
変換し、これを発光ダイオードＤ及びホトトランジスタ
Ｑでなる波形整形回路２においてパルス信号ＰＵＬに変
換してゲート回路３に与え、基準時間発生回路４による
設定基準時間の間だけゲート回路３が開動作してパルス
信号ＰＵＬをカウンタ５に与え、設定基準時間経過後の
カウント値を変換された出力ディジタルデータＤ ＯＵ
、 Ｔとして出力するようにしたものがある。
（発明が解決しようとする問題点）
ところで、この種のＶ／Ｆ変換回路を用いたＡ／Ｄ変換
器は他の方式によるＡ／Ｄ変換器に比べて部品点数が少
ないという長所を有するが、反面、温度変動や電源電圧
変動によって出力値が変化するという特性を有する。
器は他の方式によるＡ／Ｄ変換器に比べて部品点数が少
ないという長所を有するが、反面、温度変動や電源電圧
変動によって出力値が変化するという特性を有する。
そこで、このような変動に対しても出力値の変化を小さ
くするような種々の改善方法が考えられている。各種の
補正、安定化回路をＶ’／Ｆ変換器゛に設けて改善しよ
うとすることも考えられるが、このようにすると、ＩＣ
構成が複雑となり、信頼性が低下するという新たな問題
を生ずる。
くするような種々の改善方法が考えられている。各種の
補正、安定化回路をＶ’／Ｆ変換器゛に設けて改善しよ
うとすることも考えられるが、このようにすると、ＩＣ
構成が複雑となり、信頼性が低下するという新たな問題
を生ずる。
また、温度変動に最も影響を与えるＶ／Ｆ変換回路１の
構成素子たる外付コンデンサＣに、温度変動がほとんど
なくなる程度の容量値（実際上１８０ ［ＰＦ］ ）以
下のものを用いることが考えられる。しかしながら、こ
のようにすると、Ｖ／Ｆ変挽変格回路１の出力信号ＦＩ
Ｎの周波数が非常に高くなり、発成が不安定となってＡ
／Ｄ変換精度をこの而から改善できなくしている。また
、周波数が高いため、次段以降の回路を容易に構成し得
なくなる。
構成素子たる外付コンデンサＣに、温度変動がほとんど
なくなる程度の容量値（実際上１８０ ［ＰＦ］ ）以
下のものを用いることが考えられる。しかしながら、こ
のようにすると、Ｖ／Ｆ変挽変格回路１の出力信号ＦＩ
Ｎの周波数が非常に高くなり、発成が不安定となってＡ
／Ｄ変換精度をこの而から改善できなくしている。また
、周波数が高いため、次段以降の回路を容易に構成し得
なくなる。
本発明は以上の点を考慮してなされたもので、温度変動
、電源電圧変動によるＡ／Ｄ変換精度のバラツキを従来
装置に比して一段と改善することのできるＶ／Ｆ変挽変
格回路いたＡ／Ｄ変換器を提供しようとするものである
。
、電源電圧変動によるＡ／Ｄ変換精度のバラツキを従来
装置に比して一段と改善することのできるＶ／Ｆ変挽変
格回路いたＡ／Ｄ変換器を提供しようとするものである
。
［発明の構成］
（問題点を解決するための手段）
かかる問題点を解決するため、本発明においては、入力
アナログ信号を電圧／周波数変換回路を用いて上記入力
アナログ信号に応じた周波数を有するパルス信号に変換
し、所定時間内にこのパルス信号を計数することによっ
て出力ディジタルデータを得るアナログ／ディジタル変
換器において、 上記電圧／周波数変換回路と、互換性を有する他の電圧
／周波数変換回路に対して基準電圧を与え、得られるパ
ルス信号に基づいて所定時間を形成するようにした。
アナログ信号を電圧／周波数変換回路を用いて上記入力
アナログ信号に応じた周波数を有するパルス信号に変換
し、所定時間内にこのパルス信号を計数することによっ
て出力ディジタルデータを得るアナログ／ディジタル変
換器において、 上記電圧／周波数変換回路と、互換性を有する他の電圧
／周波数変換回路に対して基準電圧を与え、得られるパ
ルス信号に基づいて所定時間を形成するようにした。
（作用）
互換性を有する電圧／周波数変換回路からの出力信号を
用いて所定時間を形成するようにしたので所定時間も温
度変動、電源電圧変動等の影響を受ける。従って、温度
変動、電源電圧変動等により変化した所定時間の間だけ
温度変動、電源電圧変動等により周波数が変化したパル
ス信号をカウントするようにしたので、カウント値自体
は両者の温度変動、電源電圧変動等の影響が相殺されて
安定なものとなる。
用いて所定時間を形成するようにしたので所定時間も温
度変動、電源電圧変動等の影響を受ける。従って、温度
変動、電源電圧変動等により変化した所定時間の間だけ
温度変動、電源電圧変動等により周波数が変化したパル
ス信号をカウントするようにしたので、カウント値自体
は両者の温度変動、電源電圧変動等の影響が相殺されて
安定なものとなる。
（実施例）
以下、第６図との対応部分に同一符号を付して示す第１
図について、本発明の一実施例を詳述する。
図について、本発明の一実施例を詳述する。
第１図において、１０はゲート回路３を開動作させる設
定基準時間を温度、電源電圧に応じて可変させる基準時
間発生回路である。
定基準時間を温度、電源電圧に応じて可変させる基準時
間発生回路である。
この基準時間発生回路１０は、パルス信号ＰＵＬの発生
用に設けられているＶ／Ｆ変挽変格回路１一構成のＶ／
Ｆ変換回路１１（外付コンデンサＣ１も同一温度特性を
有するものが用いられている）を具える。このＶ／Ｆ変
換回路１１には、電源電圧を抵抗Ｒ１及びＲ２により分
圧した分圧信号ＤＩＶが与えられ、入力アナログ信号Ａ
ＩＮが最大のときの周波数を有する交流信号ＡＬＴを出
力するようになされている。
用に設けられているＶ／Ｆ変挽変格回路１一構成のＶ／
Ｆ変換回路１１（外付コンデンサＣ１も同一温度特性を
有するものが用いられている）を具える。このＶ／Ｆ変
換回路１１には、電源電圧を抵抗Ｒ１及びＲ２により分
圧した分圧信号ＤＩＶが与えられ、入力アナログ信号Ａ
ＩＮが最大のときの周波数を有する交流信号ＡＬＴを出
力するようになされている。
ここで、電源電圧が変動すると、Ｖ／Ｆ変挽回路１１に
おける変換特性も変化するが、到来する分圧信号ＤＩＶ
自体も電源電圧の変動に応じて変化しているため、出力
される交流信号Ａ Ｌ Ｔ ｆ、を電源電圧に比例し変
動して、Ｖ／Ｆ変挽変格回路１源電圧変動分を相殺し、
出力ディジタルデータはほとんど変化しないものとなる
。しかし、交流信号ＡＬＴは温度に応じて周波数が変化
したものとなる。 ゛ このような交流信号ＡＬＴは、発光ダイオード及びホト
トランジスタでなる波形整形回路１２を介してパルス信
号Ｆｕｌｌに波形整形された後、カウンタ１３に与えら
れる。カウンタ１３はサンプリング信号ＳＡＭ１に応じ
てカウント動作を開始し、オーバーフローするまでの間
だけ論理「０」に立下っている設定基準時間信号ＴＩＭ
を出力する。この設定基準時間信号ＴＩＭは、インバー
タ回路１４を介してゲート回、路１３に開制御信号とし
て与えられる。
おける変換特性も変化するが、到来する分圧信号ＤＩＶ
自体も電源電圧の変動に応じて変化しているため、出力
される交流信号Ａ Ｌ Ｔ ｆ、を電源電圧に比例し変
動して、Ｖ／Ｆ変挽変格回路１源電圧変動分を相殺し、
出力ディジタルデータはほとんど変化しないものとなる
。しかし、交流信号ＡＬＴは温度に応じて周波数が変化
したものとなる。 ゛ このような交流信号ＡＬＴは、発光ダイオード及びホト
トランジスタでなる波形整形回路１２を介してパルス信
号Ｆｕｌｌに波形整形された後、カウンタ１３に与えら
れる。カウンタ１３はサンプリング信号ＳＡＭ１に応じ
てカウント動作を開始し、オーバーフローするまでの間
だけ論理「０」に立下っている設定基準時間信号ＴＩＭ
を出力する。この設定基準時間信号ＴＩＭは、インバー
タ回路１４を介してゲート回、路１３に開制御信号とし
て与えられる。
ここで、設定基準時間信号ＴＩＭによる時間は、パルス
信＠ｐｕ Ｌ ｉの周波数が温度によって変化するため
、温度によって変化するものとなる。
信＠ｐｕ Ｌ ｉの周波数が温度によって変化するため
、温度によって変化するものとなる。
従って、ゲート回路３は温度変動に伴）っで変化する設
定基準時間信号ＴＩＭによる設定基準時間だけ、温度変
動に伴なって周波数が変化しているパルス信号ＰＵＬを
通過させていることになり、その結果、設定基準時間に
通過するパルス信号ＰＵ七の個数は温度に拘らず、はぼ
一定のものとなる。
定基準時間信号ＴＩＭによる設定基準時間だけ、温度変
動に伴なって周波数が変化しているパルス信号ＰＵＬを
通過させていることになり、その結果、設定基準時間に
通過するパルス信号ＰＵ七の個数は温度に拘らず、はぼ
一定のものとなる。
かくして、設定基準時間経過後におけるカウンタ５のカ
ワント値、すなわち出力ディジタルデータＤＯＵＴは温
度変動、電源変動に関係なく、アナログ入力信号ＡＩＮ
に対応したほぼ一定値となる。
ワント値、すなわち出力ディジタルデータＤＯＵＴは温
度変動、電源変動に関係なく、アナログ入力信号ＡＩＮ
に対応したほぼ一定値となる。
第２図はこの実施例のＶ／Ｆ変換器１，１１（ＣＵＲｌ
ａ 、ＣＵＲｌｂ ）及びＡ／Ｄ変換器（ＣＵＲ２）に
おける温度対・変換精度特性とを示すものであり、この
図から明らかなように、温度変動に伴なうＶ／Ｆ変換器
１の出力変動に対しＶ／Ｆ変換器１１の出力もこれを相
殺するように変動するので、Ａ／Ｄ変換器の出力として
は温度変動によっては精度差が生じない。
ａ 、ＣＵＲｌｂ ）及びＡ／Ｄ変換器（ＣＵＲ２）に
おける温度対・変換精度特性とを示すものであり、この
図から明らかなように、温度変動に伴なうＶ／Ｆ変換器
１の出力変動に対しＶ／Ｆ変換器１１の出力もこれを相
殺するように変動するので、Ａ／Ｄ変換器の出力として
は温度変動によっては精度差が生じない。
第３図はこの実施例のＶ／Ｆ変換器１，１１（ＣＵＲ３
ａ 、ＣＵＲ３ｂ ）及びＡ／Ｄ変換器（ＣＵＲ４）に
おける電源電圧対・変換精度特性とを示すものであり、
この図から明らかなように、電源電圧の変動に伴なうＶ
／Ｆ変換器１の出力変動に対しＶ 、／ Ｆ変換器１１
の出力もこれを相殺するように変動するのでＡ／Ｄ変換
器の出力としては電源変動によっては精度差が生じてい
ない。
ａ 、ＣＵＲ３ｂ ）及びＡ／Ｄ変換器（ＣＵＲ４）に
おける電源電圧対・変換精度特性とを示すものであり、
この図から明らかなように、電源電圧の変動に伴なうＶ
／Ｆ変換器１の出力変動に対しＶ 、／ Ｆ変換器１１
の出力もこれを相殺するように変動するのでＡ／Ｄ変換
器の出力としては電源変動によっては精度差が生じてい
ない。
このように上述の実施例によれば、温度変動及び電源電
圧の変動があってもＡ／Ｄ変換器としてほぼ一定な変換
データを得ることができる。
圧の変動があってもＡ／Ｄ変換器としてほぼ一定な変換
データを得ることができる。
本発明の第２実施例を第４図に示す。入力アナログ信号
ＡＩＮからパルス信号を形成するために使用するＶ／Ｆ
変換回路を２個（１ａ 、 Ｉｂ ）用い波形整形回路
２ａ、２ｂから得られたパルス信号ＰＵＬａ 、ＰＵＬ
ｂの個数をパルス数平均回路１５において平均化してゲ
ート回路３に与えるようにしており、また、設定基準時
間発生用のＶ／Ｆ変挽回路をも２個（１１ａ、１１ｂ＞
用い、波形整形回路１２ａ、１２ｂから得られたＰＬＩ
Ｌｌａ 、ＰＵＬｌｂをパルス数平均回路１６において
平均化してカウンタ１３に与えるようにした。従って、
この実施例においてはゲート回路３に与えられるパルス
信’？ｓ Ｐ Ｕ Ｌ及びカウンタ１３に与えられるパ
ルス信号ＰＵＬ１共に高精度のものとなり、変換精度を
一段と高めることができる。
ＡＩＮからパルス信号を形成するために使用するＶ／Ｆ
変換回路を２個（１ａ 、 Ｉｂ ）用い波形整形回路
２ａ、２ｂから得られたパルス信号ＰＵＬａ 、ＰＵＬ
ｂの個数をパルス数平均回路１５において平均化してゲ
ート回路３に与えるようにしており、また、設定基準時
間発生用のＶ／Ｆ変挽回路をも２個（１１ａ、１１ｂ＞
用い、波形整形回路１２ａ、１２ｂから得られたＰＬＩ
Ｌｌａ 、ＰＵＬｌｂをパルス数平均回路１６において
平均化してカウンタ１３に与えるようにした。従って、
この実施例においてはゲート回路３に与えられるパルス
信’？ｓ Ｐ Ｕ Ｌ及びカウンタ１３に与えられるパ
ルス信号ＰＵＬ１共に高精度のものとなり、変換精度を
一段と高めることができる。
第５図は本発明の第３実施例を示すものであり、順次、
接続端を切り換えるスイッチ回路１５を用いることによ
り、共通のカウンタ５，１３を用いて３つの入力アナロ
グ信号ＡｌＮ１．ＡｌＮ２゜ＡｌＮ３を時分割でディジ
タルデータに変換するようにしたものである。従って、
この実施例によれば、簡易な構成により複数のアナログ
信号をディジタルデータに変換することができる。
接続端を切り換えるスイッチ回路１５を用いることによ
り、共通のカウンタ５，１３を用いて３つの入力アナロ
グ信号ＡｌＮ１．ＡｌＮ２゜ＡｌＮ３を時分割でディジ
タルデータに変換するようにしたものである。従って、
この実施例によれば、簡易な構成により複数のアナログ
信号をディジタルデータに変換することができる。
なお、上述の実施例においては、コンデンサＣ１Ｃ１の
配置関係について言及しなかったが、温度の影響を等し
く受けるようにするために、できるだけ近接して設ける
ことを要する。
配置関係について言及しなかったが、温度の影響を等し
く受けるようにするために、できるだけ近接して設ける
ことを要する。
［発明の効果］
以上のように本発明によれば、Ｖ／Ｆ変換回路を用いて
温度および電源電圧に応じて可変する設定基準時間を形
成するようにしたので、入力アナログ信号を温度変動、
電源電圧変動に影響を受けることなくディジタルデータ
に変換することのできるアナログ／ディジタル変換器を
容易に得ることができる。
温度および電源電圧に応じて可変する設定基準時間を形
成するようにしたので、入力アナログ信号を温度変動、
電源電圧変動に影響を受けることなくディジタルデータ
に変換することのできるアナログ／ディジタル変換器を
容易に得ることができる。
第１図は本発明によるＡ／Ｄ変換器の第１実施例を示す
ブロック図、第２図及び第３図はその効果の説明に供す
る特性曲線図、第４図及び第５図はそれぞれ本発明の第
２及び第３実施例を示すブロック図、第６図は従来のＡ
／Ｄ変換器を示すブロック図である。 ７．１１・・・Ｖ／Ｆ変換回路 ２．１２・・・波形整形回路 ３・・・ゲート回路 ５．１３・・・カウンタ １０・・・設定基準時間発生回路 ＡＩＮ・・・アナログ入力信号 ＤＯＵＴ・・・出力ディジタルデータ 代理人 弁理士 則 近 憲 佑代理人 弁
理士 三 俣 弘 文第８図 第４図
ブロック図、第２図及び第３図はその効果の説明に供す
る特性曲線図、第４図及び第５図はそれぞれ本発明の第
２及び第３実施例を示すブロック図、第６図は従来のＡ
／Ｄ変換器を示すブロック図である。 ７．１１・・・Ｖ／Ｆ変換回路 ２．１２・・・波形整形回路 ３・・・ゲート回路 ５．１３・・・カウンタ １０・・・設定基準時間発生回路 ＡＩＮ・・・アナログ入力信号 ＤＯＵＴ・・・出力ディジタルデータ 代理人 弁理士 則 近 憲 佑代理人 弁
理士 三 俣 弘 文第８図 第４図
Claims (1)
- 入力アナログ信号を電圧／周波数変換回路を用いて上記
入力アナログ信号に応じた周波数を有するパルス信号に
変換し、所定時間内にこのパルス信号を計数することに
よつて出力ディジタルデータを得るアナログ／ディジタ
ル変換器において、上記電圧／周波数変換回路と互換性
を有する他の電圧／周波数変換回路に対して基準電圧を
与え、得られるパルス信号に基づいて上記所定時間を形
成するようにしたことを特徴とするアナログ／ディジタ
ル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28076486A JPS63135023A (ja) | 1986-11-27 | 1986-11-27 | アナログ／デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28076486A JPS63135023A (ja) | 1986-11-27 | 1986-11-27 | アナログ／デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63135023A true JPS63135023A (ja) | 1988-06-07 |
Family
ID=17629627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28076486A Pending JPS63135023A (ja) | 1986-11-27 | 1986-11-27 | アナログ／デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63135023A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197808A (en) * | 1991-03-08 | 1993-03-30 | Nsk Ltd. | Device for mounting annular body |
| JP2012222551A (ja) * | 2011-04-07 | 2012-11-12 | Mitsubishi Electric Corp | Ｖ−ｆ変換装置 |
| JP2014079022A (ja) * | 2014-02-05 | 2014-05-01 | Mitsubishi Electric Corp | Ｖ−ｆ変換装置 |
| US20150311909A1 (en) * | 2014-04-29 | 2015-10-29 | Honeywell International Inc. | Converter for analog inputs |
-
1986
- 1986-11-27 JP JP28076486A patent/JPS63135023A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5197808A (en) * | 1991-03-08 | 1993-03-30 | Nsk Ltd. | Device for mounting annular body |
| JP2012222551A (ja) * | 2011-04-07 | 2012-11-12 | Mitsubishi Electric Corp | Ｖ−ｆ変換装置 |
| JP2014079022A (ja) * | 2014-02-05 | 2014-05-01 | Mitsubishi Electric Corp | Ｖ−ｆ変換装置 |
| US20150311909A1 (en) * | 2014-04-29 | 2015-10-29 | Honeywell International Inc. | Converter for analog inputs |
| US9246501B2 (en) * | 2014-04-29 | 2016-01-26 | Honeywell International Inc. | Converter for analog inputs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4243975A (en) | Analog-to-digital converter | |
| US4326245A (en) | Current foldback circuit for a DC power supply | |
| US4489342A (en) | MOSFET Integrated delay circuit for digital signals and its use in color-televison receivers | |
| US6753798B2 (en) | Filter configuration, method for filtering an analog filter input signal, and power factor controller | |
| FI105501B (fi) | Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri | |
| EP0180342A2 (en) | Signal comparison circuit and phase-locked-loop using same | |
| JPS63135023A (ja) | アナログ／デイジタル変換器 | |
| US4808918A (en) | Watthour meter comprising a Hall sensor and a voltage-frequency converter for very low voltages | |
| JPS61277211A (ja) | 周波数変換装置 | |
| US4616145A (en) | Adjustable CMOS hysteresis limiter | |
| JPH1093406A (ja) | タイミング発生装置 | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| SU1597972A1 (ru) | Устройство дл автоматического контрол гальванически св занных аккумул торов | |
| JPS60249422A (ja) | 時限発生装置 | |
| JPS60201724A (ja) | デイジタル形電圧制御発振器 | |
| JP2714645B2 (ja) | Ａ／ｄ変換器 | |
| SU1677699A1 (ru) | Импульсный преобразователь напр жени | |
| SU1427350A1 (ru) | Стабилизатор переменного напр жени | |
| KR960005612B1 (ko) | 이.씨.엘(ecl) 게이트를 이용한 전압 제어 발진기 | |
| KR930000961Y1 (ko) | 비교기를 이용한 실시간 a/f 인터페이스 회로 | |
| JP2692385B2 (ja) | 周波数−直流変換回路 | |
| SU1270711A1 (ru) | Устройство дл контрол величины мгновенного значени переменных аналоговых сигналов | |
| JPH11136129A (ja) | Ｐｗｍ変換回路およびそれを用いたセンサ装置 | |
| KR920002121B1 (ko) | 다이리스터 위상제어장치 | |
| JP2026005477A (ja) | 発振装置 |