JPS631365A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS631365A JPS631365A JP61141910A JP14191086A JPS631365A JP S631365 A JPS631365 A JP S631365A JP 61141910 A JP61141910 A JP 61141910A JP 14191086 A JP14191086 A JP 14191086A JP S631365 A JPS631365 A JP S631365A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- power supply
- circuit
- voltage
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、大規模集積化された半導体装置に組み込まれ
た基準電圧発生回路に関するものである。
た基準電圧発生回路に関するものである。
従来の技術
近年、半導体装置の大規模集積化が進むにつれ、その機
能も多様化の一途をたどってきた。このような中で、半
導体装置の中に基準電圧発生回路を組み込み、これによ
り発生した基準電圧と外部端子に印加された信号の電圧
を比較するという方法で、各種モードの検出などが行な
われるようになってきており、その際、正確な基準電圧
を発生させることが、半導体装置の高性能化および安定
動作実現のための一要件となってきた。
能も多様化の一途をたどってきた。このような中で、半
導体装置の中に基準電圧発生回路を組み込み、これによ
り発生した基準電圧と外部端子に印加された信号の電圧
を比較するという方法で、各種モードの検出などが行な
われるようになってきており、その際、正確な基準電圧
を発生させることが、半導体装置の高性能化および安定
動作実現のための一要件となってきた。
以下に、従来の基準電圧発生回路について説明する。第
３図は、従来の基準電圧発生回路の一例について、その
回路図を半導体装置に組み込んだ形で示すものであり、
第４図は、この半導体装置の動作時の波形を模式的に示
すものである。
３図は、従来の基準電圧発生回路の一例について、その
回路図を半導体装置に組み込んだ形で示すものであり、
第４図は、この半導体装置の動作時の波形を模式的に示
すものである。
第３図で、１で示した破線内の回路が基準電圧発生回路
であり、ここでは、２の半導体装面内に組み込まれてい
る。すなわち、この半導体装置２内には、基準電圧発生
回路の他に、内部回路（基準電圧発生回路以外の全回路
）３および、基準電圧と外部端子電圧を比較するための
比較器６が含まれている。この他、半導体装置２の外側
には半導体装置の電源を供給するための外部電源４、外
部端子電圧供給源５が示されている。第３図において、
基準電圧発生回路１は、２つの電圧制御用抵抗ＲＩ．Ｒ
２および平滑用コンデンサＣ１で構成されており、基準
電圧発生回路の出力電圧ＶＣは、で与えられる電圧とな
る。ここで、Ｒｌ，Ｒ２は、待機時電源電流を抑えるな
どの目的のために十分に高い抵抗値（数十キロオーム以
上）に設定するのが一般である。このため半導体装置内
の他の信号との間の容量カップリング等による雑音を受
けやすくなり、これを平滑化するために、基準電圧出力
と電源の間に平滑コンデンサＣ！を挿入することになる
。（Ｃ＋ は、基準電圧発生回路出力ノードと信号線の
間の浮遊容量に比べて十分大きな値。）以上の説明では
、基準電圧発生回路の電圧制御回路として抵抗Ｒ．．Ｒ
２による抵抗分割方式を例示したが、抵抗の代わりにト
ランジスタ（例えば、ゲート・ソースをショートしたデ
プレーション型ＭＯＳ｝ランジスタ）を用いてもよいし
、抵抗とトランジスタを並列に接続した形を用いてもよ
い。
であり、ここでは、２の半導体装面内に組み込まれてい
る。すなわち、この半導体装置２内には、基準電圧発生
回路の他に、内部回路（基準電圧発生回路以外の全回路
）３および、基準電圧と外部端子電圧を比較するための
比較器６が含まれている。この他、半導体装置２の外側
には半導体装置の電源を供給するための外部電源４、外
部端子電圧供給源５が示されている。第３図において、
基準電圧発生回路１は、２つの電圧制御用抵抗ＲＩ．Ｒ
２および平滑用コンデンサＣ１で構成されており、基準
電圧発生回路の出力電圧ＶＣは、で与えられる電圧とな
る。ここで、Ｒｌ，Ｒ２は、待機時電源電流を抑えるな
どの目的のために十分に高い抵抗値（数十キロオーム以
上）に設定するのが一般である。このため半導体装置内
の他の信号との間の容量カップリング等による雑音を受
けやすくなり、これを平滑化するために、基準電圧出力
と電源の間に平滑コンデンサＣ！を挿入することになる
。（Ｃ＋ は、基準電圧発生回路出力ノードと信号線の
間の浮遊容量に比べて十分大きな値。）以上の説明では
、基準電圧発生回路の電圧制御回路として抵抗Ｒ．．Ｒ
２による抵抗分割方式を例示したが、抵抗の代わりにト
ランジスタ（例えば、ゲート・ソースをショートしたデ
プレーション型ＭＯＳ｝ランジスタ）を用いてもよいし
、抵抗とトランジスタを並列に接続した形を用いてもよ
い。
発明が解決しようとする問題点
上記のような従来の方式では、基準電圧発生回路の出力
電圧Ｖｃが、電源電圧の変動の影響を直接被ることにな
る。すなわち、第３図に示すように、外部電源４のプラ
ス側端子Ｖ ＣＣ−ＥＸ丁と基準電圧発生回路が組み込
まれた半導体装置の電源端子ＶＣＣの間には、半導体装
置外部の電源配線の抵抗，パッケージングの配線抵抗，
ボンディングワイヤー，半導体装置内配線抵抗などによ
り構成される等価抵抗１０が存在する。また、実際には
配線インダクタンスの影響も無視できず、むしろ、抵抗
よりも重要と考えられる。同様にＶ ＳＳ−ＥＸ丁とＶ
ＳＳの間にも等価抵抗Ｒｌ１が存在する。さらに、半導
体装置の動作時においては、内部回路３に電流が流れる
ため、ＶＣＣ側の等価抵抗Ｒｈｏ． Ｖｓｓ｛ｔｌＩＩ
の等価抵抗Ｒｌ１に第３図に示したＩ３なる電流が流れ
る。
電圧Ｖｃが、電源電圧の変動の影響を直接被ることにな
る。すなわち、第３図に示すように、外部電源４のプラ
ス側端子Ｖ ＣＣ−ＥＸ丁と基準電圧発生回路が組み込
まれた半導体装置の電源端子ＶＣＣの間には、半導体装
置外部の電源配線の抵抗，パッケージングの配線抵抗，
ボンディングワイヤー，半導体装置内配線抵抗などによ
り構成される等価抵抗１０が存在する。また、実際には
配線インダクタンスの影響も無視できず、むしろ、抵抗
よりも重要と考えられる。同様にＶ ＳＳ−ＥＸ丁とＶ
ＳＳの間にも等価抵抗Ｒｌ１が存在する。さらに、半導
体装置の動作時においては、内部回路３に電流が流れる
ため、ＶＣＣ側の等価抵抗Ｒｈｏ． Ｖｓｓ｛ｔｌＩＩ
の等価抵抗Ｒｌ１に第３図に示したＩ３なる電流が流れ
る。
この電流波形の模式図は第４図に示した。なお、基準電
圧発生回路を流れる電流は、Ｒ，．Ｒ２が十分高抵抗で
あるので無視した。その結果、半導体装置の電源ノード
ＶＣＣ．ＶＳＳは、各等価抵抗ＲＩＧ．Ｒ目の電圧降下
により、第４図に示したような波形となる。ここで、基
準電圧発生回路のＣＩとＲ１またはＣＩ とＲ２によっ
て決まる時定数に比べて半導体装置の動作周期が十分短
かい場合、第４図に示すように，基準電圧Ｖｃは、Ｃ１
を介してのＶＳＳとの容量カップリングにより雑音を受
けることになる。そして第３図のＶＥＸＴのようなＶ
ＳＳ−ＥＸＴを基準とした外部電圧のハイ，ローを判定
する比較電圧として、このｖｃを用いた場合、誤判定を
引きおこすことになる。
圧発生回路を流れる電流は、Ｒ，．Ｒ２が十分高抵抗で
あるので無視した。その結果、半導体装置の電源ノード
ＶＣＣ．ＶＳＳは、各等価抵抗ＲＩＧ．Ｒ目の電圧降下
により、第４図に示したような波形となる。ここで、基
準電圧発生回路のＣＩとＲ１またはＣＩ とＲ２によっ
て決まる時定数に比べて半導体装置の動作周期が十分短
かい場合、第４図に示すように，基準電圧Ｖｃは、Ｃ１
を介してのＶＳＳとの容量カップリングにより雑音を受
けることになる。そして第３図のＶＥＸＴのようなＶ
ＳＳ−ＥＸＴを基準とした外部電圧のハイ，ローを判定
する比較電圧として、このｖｃを用いた場合、誤判定を
引きおこすことになる。
このように、従来の基準電圧発生回路では、信号線から
の雑音低減のための平滑コンデンサを介して電源変動の
影響を直接受けてしまうため、結果的には、雑音低減に
ほど遠いものとなってしまうという問題点があった。
の雑音低減のための平滑コンデンサを介して電源変動の
影響を直接受けてしまうため、結果的には、雑音低減に
ほど遠いものとなってしまうという問題点があった。
本発明は、上記従来の問題点を解消するもので、電源お
よび他の信号線からの雑音を同時に大きく低減できる平
滑回路を備えた基準電圧発生回路を提供することを目的
とする。
よび他の信号線からの雑音を同時に大きく低減できる平
滑回路を備えた基準電圧発生回路を提供することを目的
とする。
問題点を解決するための手段
本発明は、一定電位の第１の電源と、一定電位の第２の
電源と、前記第１，第２の電源の中間の任意の電位を発
生・出力する電圧制御回路と、前記電圧制御回路の出力
電圧を平滑化する電圧平滑回路とを具え、前記電圧平滑
回路が、両端が前記電圧制御回路の出力と前記第１の電
源に接続されたコンデンサと、両端が前記電圧制御回路
の出力と前記第２の電源に接続されたコンデンサにより
構成された基準電圧発生回路である。
電源と、前記第１，第２の電源の中間の任意の電位を発
生・出力する電圧制御回路と、前記電圧制御回路の出力
電圧を平滑化する電圧平滑回路とを具え、前記電圧平滑
回路が、両端が前記電圧制御回路の出力と前記第１の電
源に接続されたコンデンサと、両端が前記電圧制御回路
の出力と前記第２の電源に接続されたコンデンサにより
構成された基準電圧発生回路である。
作用
本発明によれば、半導体装置に組み込まれた基準電圧発
生回路における電源および他の信号線からの雑音を同時
に、しかも無視できるレベルまで低減することが可能に
なり、安定な基準電圧発生回路を提供するところとなる
。
生回路における電源および他の信号線からの雑音を同時
に、しかも無視できるレベルまで低減することが可能に
なり、安定な基準電圧発生回路を提供するところとなる
。
実施例
第１図は、本発明の実施例における基準電圧発生回路を
半導体装置に組み込んだ形で示すものであり、第２図は
、第１図の回路における主要ノードの動作波形を模式的
に示している。
半導体装置に組み込んだ形で示すものであり、第２図は
、第１図の回路における主要ノードの動作波形を模式的
に示している。
第３図に示した従来の基準電圧発生回路において、電圧
平滑回路部分が電圧制御回路の出力ＶｃとＶＳＳの間に
挿入されたコンデンサＣ１のみから構成されていたのに
比して、第１図示の基準電圧発生回路では、電圧平滑回
路部分が電圧制御回路路の出力ＶＣとＶＳＳの間のコン
デンサＣ１とＶｃとＶＣＣの間のコンデンサＣ２から構
成されている。
平滑回路部分が電圧制御回路の出力ＶｃとＶＳＳの間に
挿入されたコンデンサＣ１のみから構成されていたのに
比して、第１図示の基準電圧発生回路では、電圧平滑回
路部分が電圧制御回路路の出力ＶＣとＶＳＳの間のコン
デンサＣ１とＶｃとＶＣＣの間のコンデンサＣ２から構
成されている。
第１図における等価抵抗ＲＩＧとＲｌ１の値が等しい場
合を考えると、半導体装置１を流れる電流Ｉ３（第２図
柄照）による等価抵抗ＲＩＧ． Ｒｌｌの電圧降下０１
， ７Ｊ２ （第２図参照）は等しい値となるため明ら
かに、コンデンサＣＩと０２を等しい容量とすることで
、ＶＣに対する電源変動の影響は完全に相殺することが
できる。また、各等価抵抗ＲＩＯ．Ｒｌ＋の抵抗値が異
なる場合でも、 ＣＩ／Ｃ２＝ＲＩＯ／ＲＩＩ＝ ｌ Ｕ＋ ｌ／ｌ０２
ｌ−＝■の関係に従ってｃｌ，ｃ２の容量値を決定すれ
ば同様の効果が得られる。また、このとき、Ｖｃと半導
体装置内の他の信号線との間の浮遊容量に比してＣ．，
ｃ２を十分大きな値にしておけば、Ｖｃに対する他の信
号線からの容量カップル雑音も無視できる大きさとする
ことができる。
合を考えると、半導体装置１を流れる電流Ｉ３（第２図
柄照）による等価抵抗ＲＩＧ． Ｒｌｌの電圧降下０１
， ７Ｊ２ （第２図参照）は等しい値となるため明ら
かに、コンデンサＣＩと０２を等しい容量とすることで
、ＶＣに対する電源変動の影響は完全に相殺することが
できる。また、各等価抵抗ＲＩＯ．Ｒｌ＋の抵抗値が異
なる場合でも、 ＣＩ／Ｃ２＝ＲＩＯ／ＲＩＩ＝ ｌ Ｕ＋ ｌ／ｌ０２
ｌ−＝■の関係に従ってｃｌ，ｃ２の容量値を決定すれ
ば同様の効果が得られる。また、このとき、Ｖｃと半導
体装置内の他の信号線との間の浮遊容量に比してＣ．，
ｃ２を十分大きな値にしておけば、Ｖｃに対する他の信
号線からの容量カップル雑音も無視できる大きさとする
ことができる。
以上のように、本実施例によれば、コンデンサＣ１と０
２の値を適当な値に設定することで、基準電圧ＶＣに対
する電源変動の影響をキャンセルでき、同時に他の信号
線からの雑音も大きく低減できる。なお、実際には、等
価抵抗ＲＩＯ， Ｒｌ＋の構成要素のほかに、インダク
タンス成分等も当然含まれ、線路インピーダンスは、等
価抵抗ＲＩＯ． Ｒｌ＋のような単純化した形で表現で
きない場合も数多い。このような場合には、例えば第２
図の７ＪＩ， ０２の値を実測する等の方法で前述の（
２）式を用いてＣＩ．Ｃ２の容量値を決定すればよい。
２の値を適当な値に設定することで、基準電圧ＶＣに対
する電源変動の影響をキャンセルでき、同時に他の信号
線からの雑音も大きく低減できる。なお、実際には、等
価抵抗ＲＩＯ， Ｒｌ＋の構成要素のほかに、インダク
タンス成分等も当然含まれ、線路インピーダンスは、等
価抵抗ＲＩＯ． Ｒｌ＋のような単純化した形で表現で
きない場合も数多い。このような場合には、例えば第２
図の７ＪＩ， ０２の値を実測する等の方法で前述の（
２）式を用いてＣＩ．Ｃ２の容量値を決定すればよい。
発明の効果
本発明の基準電圧発生回路は、電圧平滑回路部分におい
て、電圧制御回路の出力電圧ＶＣと一方の電源端子電圧
ＶＣＣとの間、そして、ＶＣと他方の電源端子電圧Ｖｃ
ｃとの間にそれぞれ平滑コンデンサを挿入することで、
電源ラインの電圧降下による電源変動が出力電圧ｖｃに
およぼす影響を相殺したものであり、これにより半導体
装置に組み込んだ場合にも、なお安定で雑音の小さな基
準電圧発生が容易に実現され、高性能な準電圧発生回路
を得ることができ、その実用的効果は大きい。
て、電圧制御回路の出力電圧ＶＣと一方の電源端子電圧
ＶＣＣとの間、そして、ＶＣと他方の電源端子電圧Ｖｃ
ｃとの間にそれぞれ平滑コンデンサを挿入することで、
電源ラインの電圧降下による電源変動が出力電圧ｖｃに
およぼす影響を相殺したものであり、これにより半導体
装置に組み込んだ場合にも、なお安定で雑音の小さな基
準電圧発生が容易に実現され、高性能な準電圧発生回路
を得ることができ、その実用的効果は大きい。
第１図は本発明の実施例における基準電圧発生回路の回
路図、第２図は本発明の実施例における基準電圧発生回
路の第１図各ノードにおける波形の模式図、第３図は従
来の方式による基準電圧発生回路側の回路図、第４図は
基準電圧発生回路の従来例第３図の各ノードにおける波
形の模式図である。 ＶＣＣ−ＥＸＴ＋ ＶＳＳ−ＥＸＴ． Ｖｌ！ＸＴ．
ｖｃｃ， ｖｓｓ ”””電源ノード、Ｒｌ， Ｒ２，
ＲＩＯ， Ｒ目・・・・・・抵抗、Ｃ＋・Ｃ２・・・
・・・コンデンサ、ＩＩ． Ｉ２． １３・・・・
・・電流値、Ｕ，，０２・・・・・・電圧値、Ｖｃ・・
・・・・回路出力ノード。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第 ２ 図 −Ｐ−亥リ ４一 隼８Ｐ電源、 ｓ−３ワＬＪ『鮭あ５シ・昌ク：コ三ブノ（：拾シ厚６
−ｐドふ
路図、第２図は本発明の実施例における基準電圧発生回
路の第１図各ノードにおける波形の模式図、第３図は従
来の方式による基準電圧発生回路側の回路図、第４図は
基準電圧発生回路の従来例第３図の各ノードにおける波
形の模式図である。 ＶＣＣ−ＥＸＴ＋ ＶＳＳ−ＥＸＴ． Ｖｌ！ＸＴ．
ｖｃｃ， ｖｓｓ ”””電源ノード、Ｒｌ， Ｒ２，
ＲＩＯ， Ｒ目・・・・・・抵抗、Ｃ＋・Ｃ２・・・
・・・コンデンサ、ＩＩ． Ｉ２． １３・・・・
・・電流値、Ｕ，，０２・・・・・・電圧値、Ｖｃ・・
・・・・回路出力ノード。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第 ２ 図 −Ｐ−亥リ ４一 隼８Ｐ電源、 ｓ−３ワＬＪ『鮭あ５シ・昌ク：コ三ブノ（：拾シ厚６
−ｐドふ
Claims (1)
- 一定電位の第１の電源と、一定電位の第２の電源と、前
記第１、第２の電源の中間の任意の電位を発生・出力す
る電圧制御回路と、前記電圧制御回路の出力電圧を平滑
化する電圧平滑回路とを具え、前記電圧平滑回路が、両
端が前記電圧制御回路の出力と前記第１の電源に接続さ
れたコンデンサと、両端が前記電圧制御回路の出力と前
記第２の電源に接続されたコンデンサにより構成される
ことを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61141910A JPS631365A (ja) | 1986-06-18 | 1986-06-18 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61141910A JPS631365A (ja) | 1986-06-18 | 1986-06-18 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS631365A true JPS631365A (ja) | 1988-01-06 |
Family
ID=15303004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61141910A Pending JPS631365A (ja) | 1986-06-18 | 1986-06-18 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009168644A (ja) * | 2008-01-17 | 2009-07-30 | Tdk Corp | 磁気平衡式電流センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113602A (en) * | 1980-12-29 | 1982-07-15 | Nec Corp | Integrated circuit device |
-
1986
- 1986-06-18 JP JP61141910A patent/JPS631365A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113602A (en) * | 1980-12-29 | 1982-07-15 | Nec Corp | Integrated circuit device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009168644A (ja) * | 2008-01-17 | 2009-07-30 | Tdk Corp | 磁気平衡式電流センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI240078B (en) | Circuit for measuring capacitance and measuring method using the same | |
| JPH05181983A (ja) | 共通バイアス回路 | |
| TW328588B (en) | Semiconductor memory device | |
| JPS631365A (ja) | 基準電圧発生回路 | |
| JP2542311Y2 (ja) | 電圧検出器 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPH0316648B2 (ja) | ||
| JP2692555B2 (ja) | 自己過電流保護回路 | |
| JPS6312600Y2 (ja) | ||
| JPS621190A (ja) | 半導体集積回路装置 | |
| JP2001292054A (ja) | パワーオンリセット回路 | |
| JPS613478U (ja) | 無検流計接地抵抗測定器 | |
| JPS6174019A (ja) | 基準電圧発生装置 | |
| JPS5839293A (ja) | 直流モ−タの速度制御装置 | |
| JPS61216523A (ja) | 電子機器 | |
| JPS60134506A (ja) | 差動増幅器 | |
| JPH03276920A (ja) | 半導体集積回路 | |
| JPH02105455A (ja) | 半導体集積回路装置 | |
| JPS58188391A (ja) | 不揮発性メモリ回路 | |
| JPS63226105A (ja) | 差動増幅回路 | |
| JPH046868A (ja) | 半導体集積回路 | |
| JPS6057594A (ja) | 過渡電流阻止回路 | |
| JPS5867038A (ja) | 半導体集積回路装置 | |
| JPS604062U (ja) | 給電回路 | |
| JPH02122280A (ja) | ノイズ耐量評価装置 |