JPS63136648A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63136648A JPS63136648A JP28349786A JP28349786A JPS63136648A JP S63136648 A JPS63136648 A JP S63136648A JP 28349786 A JP28349786 A JP 28349786A JP 28349786 A JP28349786 A JP 28349786A JP S63136648 A JPS63136648 A JP S63136648A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- polycrystalline silicon
- opening
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特に半導体基体の半導体領域ある
いは多層配線構造における下層の配線などの被接続部に
、配線或いは上層の配線を眉間絶縁膜に穿設された開口
を通じてコンタクトすなわち接続する配線構造部を有す
る半導体集積回路等の半導体装置に関わる。
いは多層配線構造における下層の配線などの被接続部に
、配線或いは上層の配線を眉間絶縁膜に穿設された開口
を通じてコンタクトすなわち接続する配線構造部を有す
る半導体集積回路等の半導体装置に関わる。
本発明は絶縁膜の開口を覆って配線層が形成される半導
体装置において、その開口内に少くとも配線層が接続さ
れる被接続部上に多結晶シリコンを形成し、これの上に
高融点金属を含む層を形成し、これの上に配線層を被着
する構成をとることによって配線層の被接続部に対する
電気的及び機械的接続を確実に行い、かつ配線層による
スパイクの発生を確実に回避する。
体装置において、その開口内に少くとも配線層が接続さ
れる被接続部上に多結晶シリコンを形成し、これの上に
高融点金属を含む層を形成し、これの上に配線層を被着
する構成をとることによって配線層の被接続部に対する
電気的及び機械的接続を確実に行い、かつ配線層による
スパイクの発生を確実に回避する。
半導体装置例えば半導体集積回路においては所定の半導
体領域に対する配線の接続、あるいは半導体基板上に積
層された多層配線の相互の接続は、半導体基板上にある
いは配線層間に設けられた絶縁膜の開口を通じ相互に接
続すなわちコンタクトする構造がとられる。
体領域に対する配線の接続、あるいは半導体基板上に積
層された多層配線の相互の接続は、半導体基板上にある
いは配線層間に設けられた絶縁膜の開口を通じ相互に接
続すなわちコンタクトする構造がとられる。
例えば第２図に示すように、半導体基板（１）上の半導
体領域（２）に対して半導体基板（１）上に設けられた
５ｉ０２等の絶縁膜（３）に穿設した開口（３ａ）を通
じて配線層、一般にはアルミニウムシリサイドＡｌ５ｔ
の配線Ｎ（４）をオーミックにコンタクトさせる場合、
絶縁膜（３）の開口（３ａ）を通じてＡｌＳｉ配線層（
４）を全面的にスパッタリング等によって被着し、これ
をフォトリソグラフィによって選択的に所要のパターン
にパターン化する方法がとられる。ところが、このよう
にへｌＳｉ配船泉層（４）をスパッタリングする場合、
特に絶縁膜（３）の開口（３ａ）の狭小化に伴い絶縁ｌ
ｉｔ！ ＋３）の開口（３ａ）の内周縁には配線層（４
）が被着しにくい部分が生じいわゆるカバレンジ、つま
り被着状態が不充分となり、配線層（４）の半導体領域
（２）に対する機械的及び電気的接続が不充分となる。
体領域（２）に対して半導体基板（１）上に設けられた
５ｉ０２等の絶縁膜（３）に穿設した開口（３ａ）を通
じて配線層、一般にはアルミニウムシリサイドＡｌ５ｔ
の配線Ｎ（４）をオーミックにコンタクトさせる場合、
絶縁膜（３）の開口（３ａ）を通じてＡｌＳｉ配線層（
４）を全面的にスパッタリング等によって被着し、これ
をフォトリソグラフィによって選択的に所要のパターン
にパターン化する方法がとられる。ところが、このよう
にへｌＳｉ配船泉層（４）をスパッタリングする場合、
特に絶縁膜（３）の開口（３ａ）の狭小化に伴い絶縁ｌ
ｉｔ！ ＋３）の開口（３ａ）の内周縁には配線層（４
）が被着しにくい部分が生じいわゆるカバレンジ、つま
り被着状態が不充分となり、配線層（４）の半導体領域
（２）に対する機械的及び電気的接続が不充分となる。
特に半導体集積回路の高密度化に伴う半導体領域（２）
の縮小化さらにこれに伴う開口（３ａ）の狭小化に伴い
、この配線層（４）の半導体領域（２）に対する機械的
及び電気的接続はより問題となり、半導体装置の不良品
の発生率、さらには信頼性の低下を招来する。
の縮小化さらにこれに伴う開口（３ａ）の狭小化に伴い
、この配線層（４）の半導体領域（２）に対する機械的
及び電気的接続はより問題となり、半導体装置の不良品
の発生率、さらには信頼性の低下を招来する。
さらに、配線層（４）がＡｌを含む金属層であり、また
半導体基板＋１１がＳｉである場合、半導体基板（１）
と配線層（４）とが反応し半導体領域（２）をつき抜は
半導体領域（２）の接合を破壊するいわゆるスパイク（
５）の発生を招来するなどの問題もある。
半導体基板＋１１がＳｉである場合、半導体基板（１）
と配線層（４）とが反応し半導体領域（２）をつき抜は
半導体領域（２）の接合を破壊するいわゆるスパイク（
５）の発生を招来するなどの問題もある。
一方、例えば特開昭５０−８１０７９号公開公報に開示
されているように、例えば第３図に示すように絶縁膜（
３）の開口を含んで、まず多結晶シリコンＮ（６）を化
学的気相成長法によって形成し、これの上に配線層（４
）を被着形成するものが知らされている。
されているように、例えば第３図に示すように絶縁膜（
３）の開口を含んで、まず多結晶シリコンＮ（６）を化
学的気相成長法によって形成し、これの上に配線層（４
）を被着形成するものが知らされている。
このように絶縁膜（３）上にその開口（３ａ）内を含ん
で化学的気相成長法によって形成された多結晶シリコン
層（６）は、開口（３ａ）の内周壁に沿ってほぼ一様の
厚みに良好に形成されるために優れた力機械的に良好に
例えば半導体領域にコンタクトされる。しかしながら、
この場合において特に多結晶シリコン層はむしろ単結晶
シリコンよりもアルミニウムＡＩを含む配線層（４）と
反応がしやすいために第２図で説明したと同様にスパイ
ク（５）が、むしろより顕著に発生しやすいという問題
点が生じる。
で化学的気相成長法によって形成された多結晶シリコン
層（６）は、開口（３ａ）の内周壁に沿ってほぼ一様の
厚みに良好に形成されるために優れた力機械的に良好に
例えば半導体領域にコンタクトされる。しかしながら、
この場合において特に多結晶シリコン層はむしろ単結晶
シリコンよりもアルミニウムＡＩを含む配線層（４）と
反応がしやすいために第２図で説明したと同様にスパイ
ク（５）が、むしろより顕著に発生しやすいという問題
点が生じる。
本発明は、上述した配線層（４）の絶縁膜（３）の開口
（３ａ）を通じてのコンタクト部のカバレンジを良好に
し、しかもスパイクの発生の問題を確実に回避すること
ができるようにした半導体装置を提供するものである。
（３ａ）を通じてのコンタクト部のカバレンジを良好に
し、しかもスパイクの発生の問題を確実に回避すること
ができるようにした半導体装置を提供するものである。
本発明においては、第１図に示すように配線層の被接続
部例えば半導体領域（２）上に開口（３ａ）を有する絶
縁膜（３）が形成され、この絶縁膜（３）の開口（３ａ
）を覆って配線層（４）が形成された半導体装置におい
て、その開口（３ａ）の少くとも被接続部（２）上に多
結晶シリコン層（１６）を、化学的気相成長層によって
被着することによって、開口（３ａ）の内周壁面にも沿
って各部においてほぼ一様の厚さをもって、つまり良好
なカバレンジをもって被着する。そして、この多結晶シ
リコン層（１６）上に高融点金属（１７）例えばチタン
Ｔｉを含むＴｉ層あるいはＴｉＮ層をスパッタリング等
によって被着し、これの上に配線層例えばＡ１あるいは
Ａｌ５ｉ層（４）をスパッタリング等によって被着する
。
部例えば半導体領域（２）上に開口（３ａ）を有する絶
縁膜（３）が形成され、この絶縁膜（３）の開口（３ａ
）を覆って配線層（４）が形成された半導体装置におい
て、その開口（３ａ）の少くとも被接続部（２）上に多
結晶シリコン層（１６）を、化学的気相成長層によって
被着することによって、開口（３ａ）の内周壁面にも沿
って各部においてほぼ一様の厚さをもって、つまり良好
なカバレンジをもって被着する。そして、この多結晶シ
リコン層（１６）上に高融点金属（１７）例えばチタン
Ｔｉを含むＴｉ層あるいはＴｉＮ層をスパッタリング等
によって被着し、これの上に配線層例えばＡ１あるいは
Ａｌ５ｉ層（４）をスパッタリング等によって被着する
。
上述したように本発明においては、被接続部（２）上に
穿設した絶縁膜（３）の開口（３ａ）内にまずカバレン
ジの良好な多結晶シリコン層（１６）を被着し、これの
上に高融点金属を含む層（１７）を介してＡ１を含む配
線層（４）の形成を行ったのでこの高融点金属を含む層
（１７）が隔壁層として作用し、多結晶シリコン層（１
６）と配線層（４）の相互の反応が回避されることによ
って例えば配線層（４）の電気的接続を行う被接続部（
２）に対するスパイクの発生が回避されると共にカバレ
ッジの良い多結晶シリコン（１６）を介在させたので配
線層（４）の被接続部（２）に対する電気的及び機械的
接続が良好に行われる。
穿設した絶縁膜（３）の開口（３ａ）内にまずカバレン
ジの良好な多結晶シリコン層（１６）を被着し、これの
上に高融点金属を含む層（１７）を介してＡ１を含む配
線層（４）の形成を行ったのでこの高融点金属を含む層
（１７）が隔壁層として作用し、多結晶シリコン層（１
６）と配線層（４）の相互の反応が回避されることによ
って例えば配線層（４）の電気的接続を行う被接続部（
２）に対するスパイクの発生が回避されると共にカバレ
ッジの良い多結晶シリコン（１６）を介在させたので配
線層（４）の被接続部（２）に対する電気的及び機械的
接続が良好に行われる。
第１図を参照して半導体基板（１）に形成された半導体
領域（２）を被接続部として、これに対して配線Ｎ（４
）を基板（１１上に設けた絶縁膜（３）の開口（３ａ）
を通じてオーミックに被着する場合の例について説明す
る。半導体基板（１１は例えばシリコン基板よりなり、
配線層（４）の被接続部（２）の半導体領域は例えばｎ
型の不純物の選択的拡散領域より構成される。
領域（２）を被接続部として、これに対して配線Ｎ（４
）を基板（１１上に設けた絶縁膜（３）の開口（３ａ）
を通じてオーミックに被着する場合の例について説明す
る。半導体基板（１１は例えばシリコン基板よりなり、
配線層（４）の被接続部（２）の半導体領域は例えばｎ
型の不純物の選択的拡散領域より構成される。
絶縁膜（３）は例えばＳｉＯ２よりなり、これに対する
開口（３ａ）の穿設は通常のフォトリフグラフィ等によ
って形成し得る。このようにして開口（３ａ）が穿設さ
れた絶縁膜（３）上に開口（３ａ）内を含んで化学的気
相成長法（ＣＶＤ法）によって多結晶シリコンｌ’１ｌ
（１６）を全面的に被着し、この多結晶シリコンｊｉｉ
ｉ（１６）に例えばりん（Ｐ）の被接続部の半導体領域
（２）と同導電型のｎ型の不純物をイオン注入によって
高濃度をもって注入して低比抵抗化する。
開口（３ａ）の穿設は通常のフォトリフグラフィ等によ
って形成し得る。このようにして開口（３ａ）が穿設さ
れた絶縁膜（３）上に開口（３ａ）内を含んで化学的気
相成長法（ＣＶＤ法）によって多結晶シリコンｌ’１ｌ
（１６）を全面的に被着し、この多結晶シリコンｊｉｉ
ｉ（１６）に例えばりん（Ｐ）の被接続部の半導体領域
（２）と同導電型のｎ型の不純物をイオン注入によって
高濃度をもって注入して低比抵抗化する。
このように多結晶シリコン層（１６）に対する低比抵抗
化は、これを上述した例のようにＣｖＯによって多結晶
シリコン屓（１６）形成して後、不純物のイオン注入を
する場合に限らず、多結晶シリコン層（１６）のＣＶＤ
を、不純物をドープしつつ行うことによって最初から低
比抵抗の多結晶シリコン層（１６）として形成すること
もできる。その後、この多結晶シリコン層（１６）上に
それぞれ順次高融点金属例えばＴｉを含む金属層（１７
）例えばＴｉ単体あるいはＴｉＮと、配線Ｎ（４）例え
ば＾ＩＳｉとをそれぞれスパッタリング等によって全面
的に被着し、例えばフォトレジスト膜によるエツチング
マスクを形成することによって選択的に順次化学的エツ
チングあるいはドライエツチング等により配線層（４）
、高融点金属を含む層（１７）及び多結晶シリコン層（
１６）を所定の配線パターンにパターン化する。
化は、これを上述した例のようにＣｖＯによって多結晶
シリコン屓（１６）形成して後、不純物のイオン注入を
する場合に限らず、多結晶シリコン層（１６）のＣＶＤ
を、不純物をドープしつつ行うことによって最初から低
比抵抗の多結晶シリコン層（１６）として形成すること
もできる。その後、この多結晶シリコン層（１６）上に
それぞれ順次高融点金属例えばＴｉを含む金属層（１７
）例えばＴｉ単体あるいはＴｉＮと、配線Ｎ（４）例え
ば＾ＩＳｉとをそれぞれスパッタリング等によって全面
的に被着し、例えばフォトレジスト膜によるエツチング
マスクを形成することによって選択的に順次化学的エツ
チングあるいはドライエツチング等により配線層（４）
、高融点金属を含む層（１７）及び多結晶シリコン層（
１６）を所定の配線パターンにパターン化する。
尚、上述の実施例においては、被接続部（２）が半導体
基板（１）上の半導体領域である場合について述べたが
、被接続部（２）が半導体基板（１）上にそれぞれ層間
絶縁膜を介して積層形成した配線層の下層配線層である
場合にも適用し得る。
基板（１）上の半導体領域である場合について述べたが
、被接続部（２）が半導体基板（１）上にそれぞれ層間
絶縁膜を介して積層形成した配線層の下層配線層である
場合にも適用し得る。
上述したように本発明においては、被接続部（２）に対
する配線層（４）の接続を絶縁膜（３）の開口（３ａ）
を通じて行うにまずＣｖＤによる多結晶シリコン層（１
６）の被着を行ってカバレッジを確保し、さらにこれ上
に多結晶シリコン層（１６）との１反応を回避する隔壁
層としての高融点金属を含む層（１７）を被着し、これ
の上に配線層（４）の形成を行うようにしたので、被接
続部（２）への配線層（４）の電気的及び機械的被着を
良好に行うことができ、しかも配線層（４）と多結晶シ
リコン層（１７）あるいは半導体基板（１１との反応が
高融点金属を含む層（１７）によって隔離されるのでス
パイクの発生を回避することができ、信頼性が高い半導
体装置を歩留りよく構成することができる。
する配線層（４）の接続を絶縁膜（３）の開口（３ａ）
を通じて行うにまずＣｖＤによる多結晶シリコン層（１
６）の被着を行ってカバレッジを確保し、さらにこれ上
に多結晶シリコン層（１６）との１反応を回避する隔壁
層としての高融点金属を含む層（１７）を被着し、これ
の上に配線層（４）の形成を行うようにしたので、被接
続部（２）への配線層（４）の電気的及び機械的被着を
良好に行うことができ、しかも配線層（４）と多結晶シ
リコン層（１７）あるいは半導体基板（１１との反応が
高融点金属を含む層（１７）によって隔離されるのでス
パイクの発生を回避することができ、信頼性が高い半導
体装置を歩留りよく構成することができる。
第１図は本発明装置の一例の要部の路線的断面図、第２
図及び第３図はそれぞれ従来の半導体装置の各別の要部
の路線的断面図である。 （１）は半導体基板、（２）は被接続部例えば半導体領
域、（３）は絶縁膜、（３ａ）はその開口、（４）は配
線層、（１６）は多結晶シリコン層、（１７）は高融点
金属を含む層である。
図及び第３図はそれぞれ従来の半導体装置の各別の要部
の路線的断面図である。 （１）は半導体基板、（２）は被接続部例えば半導体領
域、（３）は絶縁膜、（３ａ）はその開口、（４）は配
線層、（１６）は多結晶シリコン層、（１７）は高融点
金属を含む層である。
Claims (1)
- 【特許請求の範囲】 被接続部上に開口を有する絶縁膜が形成され、該絶縁膜
の上記開口を覆って配線層が形成された半導体装置にお
いて、 上記開口内の少くとも上記被接続部上に多結晶シリコン
が形成され、該多結晶シリコン上に高融点金属を含む層
が形成され、 該高融点金属を含む層上に上記配線層が形成されたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28349786A JPS63136648A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28349786A JPS63136648A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136648A true JPS63136648A (ja) | 1988-06-08 |
Family
ID=17666310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28349786A Pending JPS63136648A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254856A (zh) * | 2010-05-20 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 用于互连工艺中的半导体器件及其制造方法 |
-
1986
- 1986-11-28 JP JP28349786A patent/JPS63136648A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254856A (zh) * | 2010-05-20 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 用于互连工艺中的半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0055161B1 (en) | Multilayer metal silicide interconnections for integrated circuits | |
| US5543360A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JPH11195706A (ja) | 半導体装置及びその製造方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US4488166A (en) | Multilayer metal silicide interconnections for integrated circuits | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS63136648A (ja) | 半導体装置 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPS60244045A (ja) | 半導体装置 | |
| JP3914281B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH0577185B2 (ja) | ||
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP2586705B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| KR100268805B1 (ko) | 반도체소자의콘택형성방법 | |
| JPH065543A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS61245551A (ja) | 半導体集積回路 |