JPS63140356A - ストアチエツク機構の故障検出方式 - Google Patents
ストアチエツク機構の故障検出方式Info
- Publication number
- JPS63140356A JPS63140356A JP61287505A JP28750586A JPS63140356A JP S63140356 A JPS63140356 A JP S63140356A JP 61287505 A JP61287505 A JP 61287505A JP 28750586 A JP28750586 A JP 28750586A JP S63140356 A JPS63140356 A JP S63140356A
- Authority
- JP
- Japan
- Prior art keywords
- store
- address
- comparator
- read
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 230000010365 information processing Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は故障検出方式、さらに詳しくいえばキャッシュ
メモリを有する情報処理装置において、キャッシュメモ
リに対応して設けられるストアバッファに付随するスト
アチェック機構の故障検出方式に関する。
メモリを有する情報処理装置において、キャッシュメモ
リに対応して設けられるストアバッファに付随するスト
アチェック機構の故障検出方式に関する。
（従来の技術）
大型計算機においては、処理の高速化のために、演算処
理部からキャッシュメモリ、あるいはキャッシュメモリ
から主記憶部等のストアパスにはストアバッファが不可
欠である。このような構成において、メモリに対するリ
ードコマンドは通常、ストアコマンドよシも優先して処
理している。しかしストアバッファ内にリードアドレス
と同一のアドレスに対するストアが存在する場合は、こ
のストアバッファ内のデータをリードしなければならな
い。そのため、ストアバッファには、各エントリのスト
アアドレスと、後続のリードアドレスを比較するための
比較器がエン） ＩＪ対応に設けられている。この比較
器によってメモリリードのタイミングで、各エントリの
ストアアドレスとリードアドレスとの一致が検出された
場合には、ストアバッファ内のストアコマンドを優先的
に処理し、その後にリードコマンドを処理するように構
成されており、コマンド実行の順序性を維持し、正しい
データ（この場合は直前のストアで書き換えられたデー
タ）の読出しを保証している。したがって、前記比較器
が故障した場合には、コマンド実行の順序性を保つこと
が不可能になるため、データ化は等の重大な故障につな
がる。
理部からキャッシュメモリ、あるいはキャッシュメモリ
から主記憶部等のストアパスにはストアバッファが不可
欠である。このような構成において、メモリに対するリ
ードコマンドは通常、ストアコマンドよシも優先して処
理している。しかしストアバッファ内にリードアドレス
と同一のアドレスに対するストアが存在する場合は、こ
のストアバッファ内のデータをリードしなければならな
い。そのため、ストアバッファには、各エントリのスト
アアドレスと、後続のリードアドレスを比較するための
比較器がエン） ＩＪ対応に設けられている。この比較
器によってメモリリードのタイミングで、各エントリの
ストアアドレスとリードアドレスとの一致が検出された
場合には、ストアバッファ内のストアコマンドを優先的
に処理し、その後にリードコマンドを処理するように構
成されており、コマンド実行の順序性を維持し、正しい
データ（この場合は直前のストアで書き換えられたデー
タ）の読出しを保証している。したがって、前記比較器
が故障した場合には、コマンド実行の順序性を保つこと
が不可能になるため、データ化は等の重大な故障につな
がる。
（発明が解決しようとする問題点）
従来、この比較器の故障検出には、パリティ付きのデー
タを比較して、その出力をパリティチェックする等の方
法がとられていた。しかし、この方法では比較器を構成
する回路のうち故障を検出できる回路は排他的ＯＲ４で
で、その後段のＡＮＤ回路の故障等までは検出できなか
った。
タを比較して、その出力をパリティチェックする等の方
法がとられていた。しかし、この方法では比較器を構成
する回路のうち故障を検出できる回路は排他的ＯＲ４で
で、その後段のＡＮＤ回路の故障等までは検出できなか
った。
本発明の目的はリードタイミングでないときに比較器の
２人力に同じアドレスを入力して比較器の故障を事前に
検出することにより、データ化は等の重大な故障の発生
を回避することができる故障検出方式を提供することに
ある。
２人力に同じアドレスを入力して比較器の故障を事前に
検出することにより、データ化は等の重大な故障の発生
を回避することができる故障検出方式を提供することに
ある。
（問題点を解決するための手段）
前記目的を達成するために本発明によるストアチェック
機構の故障検出方式は情報処理装置におはるキャッシュ
メモリに対応して設けられている複数エントリのキャッ
シュストアバッファのストアアドレスとメモリリードア
ドレスとを比較し、同一である場合に一致信号を出力す
る、ストアチェック機構の故障検出方式において、前記
ストアアドレスの各エントリ対応の比較器の一方の入力
にセレクタを設け、メモリリードのタイミングでは前記
各セレクタはそれぞれリードアドレスを選択して各比較
器はリードアドレスと対応のストアアドレスと比較し、
メモリリードのタイミング以外のときは前記各セレクタ
は各ストアアドレスを選択し各比較器はそれぞれ同じス
トアアドレスと比較し、一致信号を出力しない比較器が
あったとき故障を示す信号を出力するように構成されて
いる。
機構の故障検出方式は情報処理装置におはるキャッシュ
メモリに対応して設けられている複数エントリのキャッ
シュストアバッファのストアアドレスとメモリリードア
ドレスとを比較し、同一である場合に一致信号を出力す
る、ストアチェック機構の故障検出方式において、前記
ストアアドレスの各エントリ対応の比較器の一方の入力
にセレクタを設け、メモリリードのタイミングでは前記
各セレクタはそれぞれリードアドレスを選択して各比較
器はリードアドレスと対応のストアアドレスと比較し、
メモリリードのタイミング以外のときは前記各セレクタ
は各ストアアドレスを選択し各比較器はそれぞれ同じス
トアアドレスと比較し、一致信号を出力しない比較器が
あったとき故障を示す信号を出力するように構成されて
いる。
（実施例）
次に本発明について図面を参照して説明する。
第１図は本発明による故障検出方式の一実施例を示すブ
ロック図である。
ロック図である。
ストアバッファ１は例えば４エントリのキャッシュスト
アバッファのうち、アドレスのストアバッファのみを抜
書きしたものである。
アバッファのうち、アドレスのストアバッファのみを抜
書きしたものである。
本図に記載部分および記載されていない部分のストアバ
ッファの構成はＦＩＦＯ構造であシ、例えばレジスタま
たはレジスタファイルと、入力および出力のエントリを
示すポインタとポインタを制御する制御回路とから構成
されている。
ッファの構成はＦＩＦＯ構造であシ、例えばレジスタま
たはレジスタファイルと、入力および出力のエントリを
示すポインタとポインタを制御する制御回路とから構成
されている。
ストアバッファの内容は、読出す以外にも参照すること
が可能で、後述する比較器で、ストアバッファのアドレ
スとリードアドレスとの比較を行なっている。
が可能で、後述する比較器で、ストアバッファのアドレ
スとリードアドレスとの比較を行なっている。
比較器２〜５はストアバッファ１に保持されたアドレス
とリードアドレスを比較するためのものである。比較器
２〜５の一方の入力はセレクタになっており、このセレ
クタ２ａ〜５ａは、リードタイミングではリードアドレ
スを、またリードタイミングでないときはストアバッフ
ァ１に保持されたアドレスを選択するように接続されて
いる。
とリードアドレスを比較するためのものである。比較器
２〜５の一方の入力はセレクタになっており、このセレ
クタ２ａ〜５ａは、リードタイミングではリードアドレ
スを、またリードタイミングでないときはストアバッフ
ァ１に保持されたアドレスを選択するように接続されて
いる。
したがって、比較器２〜５はリードタイミングではリー
ドアドレスとストアバッファ１に保持されたアドレスを
比較し、リードタイミングでないときはストアバッファ
１に保持されたアドレスを２つの入力に受け、同じアド
レスを比較する。リードタイミングにおいて、比較器２
〜５の出力はオア回路７で論理和がとられ、オア回路Ｔ
の出力は、アンド回路９でリードタイミングと論理積が
とられる。ストアアドレスとリードアドレスとが一致し
た場合はオア回路の出力は１＃となシ、アンド回路９の
出力が“１＃となシ、リードの追越しが起こったことが
示される。
ドアドレスとストアバッファ１に保持されたアドレスを
比較し、リードタイミングでないときはストアバッファ
１に保持されたアドレスを２つの入力に受け、同じアド
レスを比較する。リードタイミングにおいて、比較器２
〜５の出力はオア回路７で論理和がとられ、オア回路Ｔ
の出力は、アンド回路９でリードタイミングと論理積が
とられる。ストアアドレスとリードアドレスとが一致し
た場合はオア回路の出力は１＃となシ、アンド回路９の
出力が“１＃となシ、リードの追越しが起こったことが
示される。
次にリードタイミングでないときの動作について説明す
る。リードタイミングでないときはアドレスの比較器２
〜５は使用されないので、その期間中は比較器の機能試
験を行なう。すなわち比較器２〜５の２つの入力にはス
トアバッファの同一のデータが入力されるので機能が正
常であれば、比較器２〜５の出力はすべて“１″になる
。このことを確認するために、比較器２〜５の出力をＮ
ＡＮＤ回路８に入力する。したがって出力が１１”にな
らない比較器が存在すればＮＡＮＤ回路８の出力は“１
＃ となるため、リードタイミングでないタイミングを
とったアンド回路１０の出力が１１＃ となシ、これに
より、少なくとも比較器の１つが故障であることが検出
される。
る。リードタイミングでないときはアドレスの比較器２
〜５は使用されないので、その期間中は比較器の機能試
験を行なう。すなわち比較器２〜５の２つの入力にはス
トアバッファの同一のデータが入力されるので機能が正
常であれば、比較器２〜５の出力はすべて“１″になる
。このことを確認するために、比較器２〜５の出力をＮ
ＡＮＤ回路８に入力する。したがって出力が１１”にな
らない比較器が存在すればＮＡＮＤ回路８の出力は“１
＃ となるため、リードタイミングでないタイミングを
とったアンド回路１０の出力が１１＃ となシ、これに
より、少なくとも比較器の１つが故障であることが検出
される。
（発明の効果）
以上、説明したように、本発明は、ストアバッファのリ
ード追越し検出のための比較器を、比較器が使われてい
ないときに一致信号が出力されるように２つの入力に同
じデータを入力して、故障を検出するように構成されて
いるので、事前に比較器の故障を発見でき、コマンド実
行の順序性が保てなくなることがわかるので、リードの
追越しによるデータ化けといった重大な故障の発生を防
止できるという効果がある。
ード追越し検出のための比較器を、比較器が使われてい
ないときに一致信号が出力されるように２つの入力に同
じデータを入力して、故障を検出するように構成されて
いるので、事前に比較器の故障を発見でき、コマンド実
行の順序性が保てなくなることがわかるので、リードの
追越しによるデータ化けといった重大な故障の発生を防
止できるという効果がある。
第１図は本発明による故障検出方式の一実施例を示すブ
ロック図である。 １・・・キャッシュストアバッファの一部２〜５・・・
アドレス比較器 ９．１０・・・アンド回路 Ｔ・・・オア回路 ８・・・ＮＡＮＤ回路 ６・・・バッファ
ロック図である。 １・・・キャッシュストアバッファの一部２〜５・・・
アドレス比較器 ９．１０・・・アンド回路 Ｔ・・・オア回路 ８・・・ＮＡＮＤ回路 ６・・・バッファ
Claims (1)
- 情報処理装置におけるキャッシュメモリに対応して設け
られている複数エントリのキヤツシユストアバツフアの
ストアアドレスとメモリリードアドレスとを比較し、同
一である場合に一致信号を出力する、ストアチェック機
構の故障検出方式において、前記ストアアドレスの各エ
ントリ対応の比較器の一方の入力にセレクタを設け、メ
モリリードのタイミングでは前記各セレクタはそれぞれ
リードアドレスを選択して各比較器はリードアドレスと
対応のストアアドレスとを比較し、メモリリードのタイ
ミング以外のときは前記各セレクタは各ストアアドレス
を選択し各比較器はそれぞれ同じストアアドレスと比較
し、一致信号を出力しない比較器があつたとき故障を示
す信号を出力するように構成したことを特徴とするスト
アチェック機構の故障検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287505A JPS63140356A (ja) | 1986-12-02 | 1986-12-02 | ストアチエツク機構の故障検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287505A JPS63140356A (ja) | 1986-12-02 | 1986-12-02 | ストアチエツク機構の故障検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63140356A true JPS63140356A (ja) | 1988-06-11 |
| JPH056897B2 JPH056897B2 (ja) | 1993-01-27 |
Family
ID=17718207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287505A Granted JPS63140356A (ja) | 1986-12-02 | 1986-12-02 | ストアチエツク機構の故障検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63140356A (ja) |
-
1986
- 1986-12-02 JP JP61287505A patent/JPS63140356A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056897B2 (ja) | 1993-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317726A (en) | Multiple-processor computer system with asynchronous execution of identical code streams | |
| US4965717A (en) | Multiple processor system having shared memory with private-write capability | |
| US5890003A (en) | Interrupts between asynchronously operating CPUs in fault tolerant computer system | |
| JPH07129426A (ja) | 障害処理方式 | |
| JPS6235704B2 (ja) | ||
| JPS6119061B2 (ja) | ||
| JPH056897B2 (ja) | ||
| JPS62293441A (ja) | デ−タ出力方式 | |
| US5144628A (en) | Microprogram controller in data processing apparatus | |
| JPH056896B2 (ja) | ||
| JPH07271625A (ja) | 情報処理装置 | |
| JP3281982B2 (ja) | データバッファ | |
| JPS6119060B2 (ja) | ||
| JPS63140355A (ja) | ストアチエツク機構の故障検出方式 | |
| JP2510663B2 (ja) | エラ―制御方式 | |
| JPS59111551A (ja) | 動作記録装置 | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPS6248865B2 (ja) | ||
| JPS59163653A (ja) | デバツグ装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPS60258653A (ja) | 情報処理装置 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPS60193052A (ja) | 情報処理装置における障害処理機能の確認方式 | |
| JPH0481953A (ja) | メモリ装置 |