JPS63140521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63140521A JPS63140521A JP28713686A JP28713686A JPS63140521A JP S63140521 A JPS63140521 A JP S63140521A JP 28713686 A JP28713686 A JP 28713686A JP 28713686 A JP28713686 A JP 28713686A JP S63140521 A JPS63140521 A JP S63140521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- epitaxial
- layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、特にシリコン基
板上に低温で８１のエピタキシャル膜を成長させる半導
体装置の製造方法に係わる。
板上に低温で８１のエピタキシャル膜を成長させる半導
体装置の製造方法に係わる。
［従来の技術］
従来、シリコン（Ｓｉ）基板−ににＳｉエピタキシャル
膜を形成する方法としては、例えば第６図〜第８図に示
す代表的なものが知られている。
膜を形成する方法としては、例えば第６図〜第８図に示
す代表的なものが知られている。
（１）分子線エピタキシャル法（ＭＢＥ法）まず、第６
図（ａ）に示す如く、Ｓｉ基板１を塩酸と過酸化水素水
の混合液で洗浄し、炭素フリーな薄いＳｉ酸化膜２を形
成して表面を保護する。
図（ａ）に示す如く、Ｓｉ基板１を塩酸と過酸化水素水
の混合液で洗浄し、炭素フリーな薄いＳｉ酸化膜２を形
成して表面を保護する。
これを超高真空（〜ｌＸｌ０−９ｔｏｒｒ）のＭＢＥ装
置３中において、１８００〜９００℃に加熱して蒸発さ
せ、Ｓｔの清浄表面を得る（第６図（ｂ）図示）。この
際、ただ加熱するのみではなくて、Ｇａ、Ｓｉなどのビ
ームをＳｉ基板１表面に照射して、酸化膜をＧａ２０や
ＳｉＯのような揮発性の物質に変換して蒸発させ、Ｓｔ
の清浄表面を得る方法も用いられている。次に、清浄後
のＳｉ基板１にＳｉビームを入射させ、Ｓｉのエピタキ
シャル成長膜４を形成させる（第６図（Ｃ）図示）。
置３中において、１８００〜９００℃に加熱して蒸発さ
せ、Ｓｔの清浄表面を得る（第６図（ｂ）図示）。この
際、ただ加熱するのみではなくて、Ｇａ、Ｓｉなどのビ
ームをＳｉ基板１表面に照射して、酸化膜をＧａ２０や
ＳｉＯのような揮発性の物質に変換して蒸発させ、Ｓｔ
の清浄表面を得る方法も用いられている。次に、清浄後
のＳｉ基板１にＳｉビームを入射させ、Ｓｉのエピタキ
シャル成長膜４を形成させる（第６図（Ｃ）図示）。
（２）化学気相成長法（ＣＶＤ法）
まず、第７図（ａ）に示す如＜１１００℃でＮ２を流し
ている拡散炉５にＳｉ基板１を入れた後、Ｓｉ基板１上
の酸化膜２をＮ２と反応させ、Ｎ２０にして蒸発させる
（第７図（ｂ）図示）。
ている拡散炉５にＳｉ基板１を入れた後、Ｓｉ基板１上
の酸化膜２をＮ２と反応させ、Ｎ２０にして蒸発させる
（第７図（ｂ）図示）。
次に、１１００℃でＮ２をキャリアにしてＳｉＨ４を流
し、清浄後のＳｉ基板１上にＳｉのエピタキシャル成長
膜４を形成させる（第７図（ｃ）図示）。
し、清浄後のＳｉ基板１上にＳｉのエピタキシャル成長
膜４を形成させる（第７図（ｃ）図示）。
（３）固相エピタキシャル成長法
まず、第８図（ａ）に示す如＜１１００℃でＮ２を流し
ている拡散炉６にＳｉ基板１を入れ、Ｓｉ基板１−にの
Ｓｉ酸化膜２をＮ２と反応させＮ２０にして蒸発させ、
Ｓｉの清浄表面を得る（第８図（ｂ）図示）。次に、６
００℃でＮ２をキャリアにしてＳｉＨ４を流し、Ｓ ｋ
基板１」二にアモルファス膜６を形成する （第８図（
ｃ）図示）。次いで、Ｎ２雰囲気で６００℃で長時間熱
処理し、Ｓｉ基板１から順次アモルファスＳｉをエピタ
キシャル成長させ、Ｓｔの１１結晶膜７を得た（第８図
（ｄ）図示）。
ている拡散炉６にＳｉ基板１を入れ、Ｓｉ基板１−にの
Ｓｉ酸化膜２をＮ２と反応させＮ２０にして蒸発させ、
Ｓｉの清浄表面を得る（第８図（ｂ）図示）。次に、６
００℃でＮ２をキャリアにしてＳｉＨ４を流し、Ｓ ｋ
基板１」二にアモルファス膜６を形成する （第８図（
ｃ）図示）。次いで、Ｎ２雰囲気で６００℃で長時間熱
処理し、Ｓｉ基板１から順次アモルファスＳｉをエピタ
キシャル成長させ、Ｓｔの１１結晶膜７を得た（第８図
（ｄ）図示）。
［発明が解決しようとする問題点］
しかしながら、従来技術によれば、Ｓｉ酸化膜２を除去
してＳｉでの清浄表面を得るために、１１００℃の高嵩
処理（ＣＶＤ、固相エピタキシャル成長法の場合）、あ
るいは１×１０″″９ ｔｏｒｒの超高真空ドで８００
〜９００℃の熱処理を必要としている。従って、以ドに
列挙する問題点ををする。
してＳｉでの清浄表面を得るために、１１００℃の高嵩
処理（ＣＶＤ、固相エピタキシャル成長法の場合）、あ
るいは１×１０″″９ ｔｏｒｒの超高真空ドで８００
〜９００℃の熱処理を必要としている。従って、以ドに
列挙する問題点ををする。
■効果な超高真空装置を必要とする。
■高温熱処理を必要とするため、プロセスの使用材料が
増加するとともに、処理時間が増大する。
増加するとともに、処理時間が増大する。
■高温熱処理によりＬＳＩのプロセスの工程が増加する
とともに、処理時間が増大する。
とともに、処理時間が増大する。
■高温熱処理によるランニングコストが高くなる。
■Ｓｉの表面清浄化処理にｔ′Ｐう汚染が生じ、素子特
性の劣化や歩留りを悪くさせる。
性の劣化や歩留りを悪くさせる。
■高温熱処理によるドーピング元素の再分布などによる
素子特性のばらつきが生じる。
素子特性のばらつきが生じる。
本発明は上記事情に鑑みてなされたもので、超高真空下
での熱処理Ｎ２雰囲気下での高温熱処理を必要とせず、
低温でＳｔのエピタキシャル膜を形成し得る半導体装置
の製造ノｊ法を提供することをに１的とする。
での熱処理Ｎ２雰囲気下での高温熱処理を必要とせず、
低温でＳｔのエピタキシャル膜を形成し得る半導体装置
の製造ノｊ法を提供することをに１的とする。
Ｅ問題点を解決するための手段］
本願箱１の発明は、半導体基板」二にゲルマニウム（Ｇ
ｅ）層をエピタキシャル成長させる固定と、このＧｅ層
をａする前記基板を真空中又は水素ガス雰囲気中で４０
０℃の温度で熱処理し、該Ｇｅ層表面のＧｅの酸化層を
揮散させ、Ｇｅ層の表面を正常化する工程と、この正常
化されたＧｅ層上に半導体層をエピタキシャル成長させ
る工程とを具備することを要旨とする。
ｅ）層をエピタキシャル成長させる固定と、このＧｅ層
をａする前記基板を真空中又は水素ガス雰囲気中で４０
０℃の温度で熱処理し、該Ｇｅ層表面のＧｅの酸化層を
揮散させ、Ｇｅ層の表面を正常化する工程と、この正常
化されたＧｅ層上に半導体層をエピタキシャル成長させ
る工程とを具備することを要旨とする。
本願箱２の発明は、膜成長室内にＧｅＨ４ガスとキャリ
アガスを導入するとともにシリコン基板の温度を３００
℃以−にに保持し、前記基板表面のシリコン酸化膜を前
記Ｇ ｅ Ｈａガスと反応させて揮散させることにより
前記基板表面をＩＥ’Ｊ？ｌ化する工程と、前記基板上
にＧｅ層をエピタキシャル成長させる工程と、このＧｅ
層を有する前記基板を真空中又は水素ガス雰囲気中で４
００℃のｌＵ度で一熱処理し、該Ｇｅ層表面のＧｅの酸
化層を揮散させ、Ｇｅ層の表面を正常化する１−程と、
この正常化されたＧｅ層上にシリコン層をエピタキシャ
ル成長させる工程とを具備することを要旨とする。
アガスを導入するとともにシリコン基板の温度を３００
℃以−にに保持し、前記基板表面のシリコン酸化膜を前
記Ｇ ｅ Ｈａガスと反応させて揮散させることにより
前記基板表面をＩＥ’Ｊ？ｌ化する工程と、前記基板上
にＧｅ層をエピタキシャル成長させる工程と、このＧｅ
層を有する前記基板を真空中又は水素ガス雰囲気中で４
００℃のｌＵ度で一熱処理し、該Ｇｅ層表面のＧｅの酸
化層を揮散させ、Ｇｅ層の表面を正常化する１−程と、
この正常化されたＧｅ層上にシリコン層をエピタキシャ
ル成長させる工程とを具備することを要旨とする。
［作用］
（１）本発明は、Ｓｉ等の半導体基板の上に低温でＧｅ
のエビタキサル膜を形成させ、このＧｅ表面でＳｉ等の
エピタキシャル成長膜を形成させることを最も主要な特
徴とする。
のエビタキサル膜を形成させ、このＧｅ表面でＳｉ等の
エピタキシャル成長膜を形成させることを最も主要な特
徴とする。
（２）従来のＳｉ基板の−ＬにＳｉのエピタキシャル膜
を形成させる場合には、下地のＳｔの清浄表面を得るた
めに超高真空下での熱処理やＨ２雰囲気下での高温熱処
理が必要であったが、本発明ではこれらの処理を全く必
要としない。
を形成させる場合には、下地のＳｔの清浄表面を得るた
めに超高真空下での熱処理やＨ２雰囲気下での高温熱処
理が必要であったが、本発明ではこれらの処理を全く必
要としない。
（３）本発明では、最初に半導体基板の上にＧｅのエピ
タキシャル膜を形成させる。この際、前記基板上の酸化
膜は４００℃程度の低温で飛来してきたＧｅ系ガスと反
応し、ＧｅＯとなって基板上から蒸発するので、容易に
Ｓｉなどの清浄表面が得られる。そして、清浄表面が得
られるやいなや自動的にＧｅがエピタキシャル成長する
（Ｈ，ｌ５ｂｉｌ、 ｃｔａｌ、 Ａ、 Ｐ、
Ｌ、 ４７ （８） 。
タキシャル膜を形成させる。この際、前記基板上の酸化
膜は４００℃程度の低温で飛来してきたＧｅ系ガスと反
応し、ＧｅＯとなって基板上から蒸発するので、容易に
Ｓｉなどの清浄表面が得られる。そして、清浄表面が得
られるやいなや自動的にＧｅがエピタキシャル成長する
（Ｈ，ｌ５ｂｉｌ、 ｃｔａｌ、 Ａ、 Ｐ、
Ｌ、 ４７ （８） 。
８６３ （１９８５）。
また、Ｇｅ膜形成後のＧｅ表面！−にはＧｅの酸化膜が
形成され、Ｓｉのエピタキシャル成長を阻害する。しか
し、４００℃程度の低温で熱処理すれば、Ｇｅの酸化膜
は揮散するので、Ｇｅの清浄表面が容易に得られる。故
に、飛来してきたＳｉ等は容易にＧｅ膜上でエピタキシ
ャル成長する。
形成され、Ｓｉのエピタキシャル成長を阻害する。しか
し、４００℃程度の低温で熱処理すれば、Ｇｅの酸化膜
は揮散するので、Ｇｅの清浄表面が容易に得られる。故
に、飛来してきたＳｉ等は容易にＧｅ膜上でエピタキシ
ャル成長する。
本発明では、このようにＧｅのエピタキシャル膜を中間
層として用いることにより、低温で容易にＳｉなどのエ
ピタキシャル成長膜を得ることができる。
層として用いることにより、低温で容易にＳｉなどのエ
ピタキシャル成長膜を得ることができる。
（４）本発明では、低温プロセスであるので、ドーピン
グ元素の再分布や界面での相互拡散が生じず、素子特性
を劣化させない。
グ元素の再分布や界面での相互拡散が生じず、素子特性
を劣化させない。
（５）本発明では、基板表面の正常化のために特別な操
作を必要としないので、汚染を生じる機会を少なくでき
る。
作を必要としないので、汚染を生じる機会を少なくでき
る。
［実施例］
以下、本発明の一実施例を図を参照して説明する。
（実施例１）
第１図を参照する。
まず、熱処理炉１１にＨ２をキャリアガスとして５ｉＨ
ａを流し、前記熱処理炉１１にＧｅのエピタキシャル層
１２を形成したＳｉ基板１３を挿入し、基板温度６５０
°Ｃて、処理する（第１図（ａ）図示）。ここで、基板
表面にはＧｅ酸化膜１４があるので、Ｓｉはエピタキシ
ャル成長しない。しかし、熱処理温度が６５０℃である
ので、Ｇｅ酸化膜１４はＧｅＯとなってＧｅ表面から脱
離し、短時間でＧｅ酸化膜１４は消滅する。そして、Ｇ
ｅの清浄表面が出現した段階で、熱分解反応５ｉＨ４−
＋Ｓｉ＋２Ｈ２により、Ｇ ｅ ７２面にＳｔのエピタ
キシャル成長膜１５が形成される（第１図（ｂ）図示）
。
ａを流し、前記熱処理炉１１にＧｅのエピタキシャル層
１２を形成したＳｉ基板１３を挿入し、基板温度６５０
°Ｃて、処理する（第１図（ａ）図示）。ここで、基板
表面にはＧｅ酸化膜１４があるので、Ｓｉはエピタキシ
ャル成長しない。しかし、熱処理温度が６５０℃である
ので、Ｇｅ酸化膜１４はＧｅＯとなってＧｅ表面から脱
離し、短時間でＧｅ酸化膜１４は消滅する。そして、Ｇ
ｅの清浄表面が出現した段階で、熱分解反応５ｉＨ４−
＋Ｓｉ＋２Ｈ２により、Ｇ ｅ ７２面にＳｔのエピタ
キシャル成長膜１５が形成される（第１図（ｂ）図示）
。
」１記実施例によれば、自動的にＧｅ表面が洗浄化され
、ＳｉＨ４を流すｔコけでＳｉのエピタキシャル成長膜
１５が形成できるため、従来の高真空・高温プロセスを
必要としない。
、ＳｉＨ４を流すｔコけでＳｉのエピタキシャル成長膜
１５が形成できるため、従来の高真空・高温プロセスを
必要としない。
（実施例２）
第２図を参照する。
まず、熱処理炉１１のバルブ１６を閉にし、真空排気系
１７で熱処理炉１１を真空にする（第２図（ａ）図示）
。この結果、Ｇｅのエピタキシャル層１２表面上のＧｅ
酸化層１４がＧｅＯとなって蒸発し、Ｇｅの清浄表面が
出現する。次に、バルブ１６を開にし、Ｈ２のキャリア
ガスでＳｉＨ４を流すと、６５０℃の低温でもＳｔのエ
ピタキシャル成長膜１５が形成される（第２図（ｂ）図
示）。なお、Ｇｅの清浄表面を得る際、バ・ルブ１６を
開にしキャリアガスのＨ２のみを流し、真空排気系１７
を作動させ、熱処理炉１１を減圧下におき、約４００
’Ｃ以七の熱処理を行なうことでも同様にＧｅの清浄表
面が得られる。
１７で熱処理炉１１を真空にする（第２図（ａ）図示）
。この結果、Ｇｅのエピタキシャル層１２表面上のＧｅ
酸化層１４がＧｅＯとなって蒸発し、Ｇｅの清浄表面が
出現する。次に、バルブ１６を開にし、Ｈ２のキャリア
ガスでＳｉＨ４を流すと、６５０℃の低温でもＳｔのエ
ピタキシャル成長膜１５が形成される（第２図（ｂ）図
示）。なお、Ｇｅの清浄表面を得る際、バ・ルブ１６を
開にしキャリアガスのＨ２のみを流し、真空排気系１７
を作動させ、熱処理炉１１を減圧下におき、約４００
’Ｃ以七の熱処理を行なうことでも同様にＧｅの清浄表
面が得られる。
（実施例３）
高真空装置を用い、実施例２と同様に高真空下で熱処理
し、Ｇｅ表面を清浄化した後に、ＳｉビームによるＭＢ
Ｅ蒸着により６５０℃よりも低温でＳｉのエピタキシャ
ル成長膜１５を形成させることができる。
し、Ｇｅ表面を清浄化した後に、ＳｉビームによるＭＢ
Ｅ蒸着により６５０℃よりも低温でＳｉのエピタキシャ
ル成長膜１５を形成させることができる。
なお、上記実施例３において、Ｓｉビームと同時にＡｓ
、Ｓｂ等のビームも流し、Ｓｉエピタキシャル成長膜の
抵抗率を制御することかできる。
、Ｓｂ等のビームも流し、Ｓｉエピタキシャル成長膜の
抵抗率を制御することかできる。
（実施例４）
第１図において、熱処理炉１１にＳｉ基板を人れ、真空
排気系１７を作動させてバルブ１６を開にし、Ｈ２をキ
ャリアガスとしてＧｅＨ４を流す。
排気系１７を作動させてバルブ１６を開にし、Ｈ２をキ
ャリアガスとしてＧｅＨ４を流す。
このとき、基板温度を約３００〜５００℃にしておくと
、前記Ｃｅ酸化層１４がＧｅＨ４のＧｅと反応しＧｅＯ
となって揮散してＳｉの清浄表面が出現し、この清浄Ｓ
ｉ表面に自動的にＧｅのエピタキシャル層１５が形成さ
れる。次に、ＧｅＨ４からＳｉＨ４にガスを切替えると
、実施例２で説明したように自動的にＣｅトにＳｉのエ
ピタキシャル成長膜が形成される。この操作を繰返すと
、容易にＳ ｉ ／ Ｇ ｅのエピタキシャル多層膜が
得られる。
、前記Ｃｅ酸化層１４がＧｅＨ４のＧｅと反応しＧｅＯ
となって揮散してＳｉの清浄表面が出現し、この清浄Ｓ
ｉ表面に自動的にＧｅのエピタキシャル層１５が形成さ
れる。次に、ＧｅＨ４からＳｉＨ４にガスを切替えると
、実施例２で説明したように自動的にＣｅトにＳｉのエ
ピタキシャル成長膜が形成される。この操作を繰返すと
、容易にＳ ｉ ／ Ｇ ｅのエピタキシャル多層膜が
得られる。
しかるに、実施例４によれば、表面清浄化とエピタキシ
ャル膜形成を６４０℃以ドの温度で連続して進めること
ができ、従来のＭＢＥ法によるＳｉのエピタキシャル成
長では表面処理に９００００以」二の熱処理温度を必要
としたのに比べ、本発明の有利性が明らかである。
ャル膜形成を６４０℃以ドの温度で連続して進めること
ができ、従来のＭＢＥ法によるＳｉのエピタキシャル成
長では表面処理に９００００以」二の熱処理温度を必要
としたのに比べ、本発明の有利性が明らかである。
なお、１−記実施例４において、ＧｅＨ４の代わりにＧ
ｅＣ！等のガスを用いて同様のことを行なえる可能性が
ある。また、これらのガスを流すと同時に、ＡｓＨ３、
ＰＨ３，８２Ｈ６等のドーピングガスを流し、Ｓｉエピ
タキシャル成長膜の抵抗率を制御することができる。史
に、Ｇｅエピタキシャル層形成の代わりに、５ｉＧｅの
混晶層形成でもよい。但し、このときはＧｅ系ガスとＳ
ｉ系ガスを同時に流す。
ｅＣ！等のガスを用いて同様のことを行なえる可能性が
ある。また、これらのガスを流すと同時に、ＡｓＨ３、
ＰＨ３，８２Ｈ６等のドーピングガスを流し、Ｓｉエピ
タキシャル成長膜の抵抗率を制御することができる。史
に、Ｇｅエピタキシャル層形成の代わりに、５ｉＧｅの
混晶層形成でもよい。但し、このときはＧｅ系ガスとＳ
ｉ系ガスを同時に流す。
また、１°、記実施例１，２及び４において、キャリア
ガスとしてはＨ２、Ｈｅ、Ｎ２などのいずれも使用でき
る。
ガスとしてはＨ２、Ｈｅ、Ｎ２などのいずれも使用でき
る。
更に、上記実施例１．２及び４において、ＳｉＨ４の代
わりにＳ ｉ２ Ｈ６、Ｓ １Ｈｃｊ？３゜５ｉ２Ｈ２
Ｃｊ？２のいずれも使用できる。また、これらのガスを
流すと同時に、ＡｓＨ３、ＰＨ３。
わりにＳ ｉ２ Ｈ６、Ｓ １Ｈｃｊ？３゜５ｉ２Ｈ２
Ｃｊ？２のいずれも使用できる。また、これらのガスを
流すと同時に、ＡｓＨ３、ＰＨ３。
Ｂ２ Ｈ，などのドーピングガスを流し、Ｓｉエピタキ
シャル成長膜の抵抗率を制御することができる。
シャル成長膜の抵抗率を制御することができる。
（実施例５）
第３図を参照する。
まず、Ｓｉ基板１３上に５ｉ０２膜１８を形成した後、
周知のりソグラフィ法により前記５ｉ０２膜１８の所定
の位置に開口部１８ａを形成する（第３図（ａ）図示）
。次に、ＧｅＨ４−Ｈ２系のＣＶＤ法により開口部１８
ａの底にＧｅのエピタキシャル層１９を選択的に形成し
た（第３図（ｂ）図示）。次いで、第１図及び第２図で
説明したｈ゛法により、前記エピタキシャル層１９上に
Ｓｉのエピタキシャル成長膜２０を形成した（第３図（
ｃ）図示）。ここで、５ｉ０２膜１８上に堆積したシリ
コン成長膜２０はアモルファスになる。そこで、Ｎ２雰
囲気中で６００℃で長時間熱処理すると、二−タキシャ
ルＳｉ層２１を種としてアモルファスＳｉは固相エピタ
キシャル成長し、Ｓｉのエピタキシャル基板２２が得ら
れた（第３図（ｄ）図示）。ここで、前記５ｉ０２膜１
８はプラズマＣＶＤ法や高圧酸化法により６００〜７０
０℃で形成できるので、第３図（ｃ）のエピタキシャル
基板２２は、７００℃以下の低温プロセスで形成できる
。
周知のりソグラフィ法により前記５ｉ０２膜１８の所定
の位置に開口部１８ａを形成する（第３図（ａ）図示）
。次に、ＧｅＨ４−Ｈ２系のＣＶＤ法により開口部１８
ａの底にＧｅのエピタキシャル層１９を選択的に形成し
た（第３図（ｂ）図示）。次いで、第１図及び第２図で
説明したｈ゛法により、前記エピタキシャル層１９上に
Ｓｉのエピタキシャル成長膜２０を形成した（第３図（
ｃ）図示）。ここで、５ｉ０２膜１８上に堆積したシリ
コン成長膜２０はアモルファスになる。そこで、Ｎ２雰
囲気中で６００℃で長時間熱処理すると、二−タキシャ
ルＳｉ層２１を種としてアモルファスＳｉは固相エピタ
キシャル成長し、Ｓｉのエピタキシャル基板２２が得ら
れた（第３図（ｄ）図示）。ここで、前記５ｉ０２膜１
８はプラズマＣＶＤ法や高圧酸化法により６００〜７０
０℃で形成できるので、第３図（ｃ）のエピタキシャル
基板２２は、７００℃以下の低温プロセスで形成できる
。
（実施例６）
第４図を参照する。ここで、第４図は第３図で説明した
Ｓｔのエピタキシャル基板を応用し、３次元デバイスで
ある。
Ｓｔのエピタキシャル基板を応用し、３次元デバイスで
ある。
本実施例では、まずＳｉＪ、Ｃ板１３に周知の方法でＭ
Ｏ３ＦＥＴ素子を作製し、電極配線形成後、５ｔ０２膜
１８をプラズマＣＶＤ法等により形成させ、第３図に説
明した方法によりＳｔのエピタキシャル基板２２を形成
した。つづいて、周知の技術により、このエピタキシャ
ル基板２２上にゲート酸化膜２３を介してゲー！・電極
２４を形成した。次いで、前記エピタキシャル基板２２
の表面にソース、ドリン領ｔ４２５，２６を形成しＭＯ
ＳＦＥＴを作製した。しかるに、このＭ ＯＳ Ｆ Ｅ
Ｔ ノ作製におイテハ、５ｉ０２膜１８の開口部１８
ａのＳｔ基板１３０表面の５ｉ０２膜１８を低温で除去
でき、Ｓｉ基板１４の表面に形成したＭＯＳＦＥＴのド
ーピング元素の再分布を生じしめることはない。
Ｏ３ＦＥＴ素子を作製し、電極配線形成後、５ｔ０２膜
１８をプラズマＣＶＤ法等により形成させ、第３図に説
明した方法によりＳｔのエピタキシャル基板２２を形成
した。つづいて、周知の技術により、このエピタキシャ
ル基板２２上にゲート酸化膜２３を介してゲー！・電極
２４を形成した。次いで、前記エピタキシャル基板２２
の表面にソース、ドリン領ｔ４２５，２６を形成しＭＯ
ＳＦＥＴを作製した。しかるに、このＭ ＯＳ Ｆ Ｅ
Ｔ ノ作製におイテハ、５ｉ０２膜１８の開口部１８
ａのＳｔ基板１３０表面の５ｉ０２膜１８を低温で除去
でき、Ｓｉ基板１４の表面に形成したＭＯＳＦＥＴのド
ーピング元素の再分布を生じしめることはない。
（実施例７）
第５図を参照する。ここで、同図は新しい機能デバイス
への応用例を示すものである。まず、ＧａＡｓ基板３１
に周知のＭＢＥ法又はＭＯ−ＣＶＤ法によりＨＥＭＴを
作製し、ＧａＡｓ基板３１の一部にＧｅＨ４系のＣＶＤ
によりＧｅのエピタキシャル層１９を形成した。つづい
て、第１図及び第２図で説明した方法によりＳｉのエピ
タキシャル基板２２を形成し、この基板２２表面にＭＯ
ＳＦＥＴ等の素子を形成した。
への応用例を示すものである。まず、ＧａＡｓ基板３１
に周知のＭＢＥ法又はＭＯ−ＣＶＤ法によりＨＥＭＴを
作製し、ＧａＡｓ基板３１の一部にＧｅＨ４系のＣＶＤ
によりＧｅのエピタキシャル層１９を形成した。つづい
て、第１図及び第２図で説明した方法によりＳｉのエピ
タキシャル基板２２を形成し、この基板２２表面にＭＯ
ＳＦＥＴ等の素子を形成した。
しかるに、実施例７によれば、ＨＥ Ｍ Ｔ作製プロセ
ス及び５１−Ｍ０３ＦＥＴプロセスとも、プロセス温度
７００℃以下で形成することができ、又は化合物系半導
体素子とＳｉ系半導体素子を１つの基板上に共存させて
形成できるので、新しい機能結合デバイスを実現できる
。なお、ＨＥＭＴの代わりに他の化合物゛１′導体素子
でも同様である。
ス及び５１−Ｍ０３ＦＥＴプロセスとも、プロセス温度
７００℃以下で形成することができ、又は化合物系半導
体素子とＳｉ系半導体素子を１つの基板上に共存させて
形成できるので、新しい機能結合デバイスを実現できる
。なお、ＨＥＭＴの代わりに他の化合物゛１′導体素子
でも同様である。
以上説明したように、本発明ではＧｅ表面の酸化層が低
ｉＲで蒸発し、容易にＧｅの清浄表面が得られる性質を
利用している。このため、Ｓｔ上にＳｉをエピタキシャ
ル成長させる代わりに、５ｔ１−にＧｅのエピタキシャ
ル層を形成させてから、これを中間層としてＧｅ表面に
Ｓｉのエピタキシャル成長膜を形成させた方が低温のエ
ピタキシャル温度でＳｉのエピタキシャル膜を形成でき
る。
ｉＲで蒸発し、容易にＧｅの清浄表面が得られる性質を
利用している。このため、Ｓｔ上にＳｉをエピタキシャ
ル成長させる代わりに、５ｔ１−にＧｅのエピタキシャ
ル層を形成させてから、これを中間層としてＧｅ表面に
Ｓｉのエピタキシャル成長膜を形成させた方が低温のエ
ピタキシャル温度でＳｉのエピタキシャル膜を形成でき
る。
つまり、本発明では、Ｓ ｉ−１：にＳｉをエピタキシ
ャル成長させる際に必要とされるＳｉ表面の高温熱処理
や超高真空下での熱処理二９の特別なＳｉ表面の清浄化
処理を不要とする利点がある。特に、本発明は、三次元
デバイスのＳｉエピタキシャルＵ板の形成、化合物半導
体素子とＳｔ系ｈａｔ、 ＬＱ体素子を同一基板上で結
合した新機能デバイスの形成。
ャル成長させる際に必要とされるＳｉ表面の高温熱処理
や超高真空下での熱処理二９の特別なＳｉ表面の清浄化
処理を不要とする利点がある。特に、本発明は、三次元
デバイスのＳｉエピタキシャルＵ板の形成、化合物半導
体素子とＳｔ系ｈａｔ、 ＬＱ体素子を同一基板上で結
合した新機能デバイスの形成。
Ｓｔ系Ｍ４導体素子のＳｉエピタキシャル膜形成などの
工程に使用すれば、これまでの不０■能であった低温プ
ロセスでのＳｔのエピタキシャル膜を容易に形成できる
。
工程に使用すれば、これまでの不０■能であった低温プ
ロセスでのＳｔのエピタキシャル膜を容易に形成できる
。
［発明の効果］
以上詳述した如く本発明によれば、特別な基板表面の清
浄化処理を必要とせず、低温でエピタキシャル膜を形成
し得、三次元デバイスのＳｔエピタキシャル基板の形成
等に有効な半導体装置の製造方法を提供できる。
浄化処理を必要とせず、低温でエピタキシャル膜を形成
し得、三次元デバイスのＳｔエピタキシャル基板の形成
等に有効な半導体装置の製造方法を提供できる。
第１図（ａ）、（ｂ）は本発明の実施例１に係る半導体
装置の製造方法を工程順に示す図、第２図（ａ）、（ｂ
）は本発明の実施例２に係る半導体装置の製造方法を工
程順に示す図、第３図（ａ）〜（ｄ）は本発明の実施例
５に係る半導体装置の製造方法を工程順に示す断面図、
第４図は本発明の実施例６に係る３次元デバイスの断面
図、第５図は本発明の実施例７に係る新機能デバイスの
断面図、第６図（ａ） 〜（ｃ）はＭＢＥ法の説明図、
第７図（ａ） 〜（Ｃ）はＣＶＤ法の説明図、第８図は
固相エピタキシャル成長法の説明図である。 １１・・・熱処理炉、１２．１９・・・エピタキシャル
層、１３・・・Ｓｉ基板、１４・・・Ｇｅ酸化層、１５
・・・Ｓｔのエピタキシャル成長膜、１６・・・バルブ
、１７・・・真空排気系、１８・・・５ｉ０２膜、１９
・・・Ｇｅのエピタキシャル膜、２０・・・アモルファ
スＳｉ層、２１・・・エピタキシャルＳｉ層、２２・・
・エピタキシャル基板、３１・・・ＧａＡｓ基板。 出願人代理人 弁理士 鈴江武彦 第 １７３ １’ｆ Ｍ３ｒ！！Ｊ 箪４囚 Ｉｉ５囚 正立ら−−−ｌニ ー−→Ｎ ２−−−− ｌａｙ１
装置の製造方法を工程順に示す図、第２図（ａ）、（ｂ
）は本発明の実施例２に係る半導体装置の製造方法を工
程順に示す図、第３図（ａ）〜（ｄ）は本発明の実施例
５に係る半導体装置の製造方法を工程順に示す断面図、
第４図は本発明の実施例６に係る３次元デバイスの断面
図、第５図は本発明の実施例７に係る新機能デバイスの
断面図、第６図（ａ） 〜（ｃ）はＭＢＥ法の説明図、
第７図（ａ） 〜（Ｃ）はＣＶＤ法の説明図、第８図は
固相エピタキシャル成長法の説明図である。 １１・・・熱処理炉、１２．１９・・・エピタキシャル
層、１３・・・Ｓｉ基板、１４・・・Ｇｅ酸化層、１５
・・・Ｓｔのエピタキシャル成長膜、１６・・・バルブ
、１７・・・真空排気系、１８・・・５ｉ０２膜、１９
・・・Ｇｅのエピタキシャル膜、２０・・・アモルファ
スＳｉ層、２１・・・エピタキシャルＳｉ層、２２・・
・エピタキシャル基板、３１・・・ＧａＡｓ基板。 出願人代理人 弁理士 鈴江武彦 第 １７３ １’ｆ Ｍ３ｒ！！Ｊ 箪４囚 Ｉｉ５囚 正立ら−−−ｌニ ー−→Ｎ ２−−−− ｌａｙ１
Claims (2)
- （１）ｆ導体基板上にゲルマニウム層をエピタキシャル
成長させる工程と、このゲルマニウム層を有する前記基
板を真空中又は水素ガス雰囲気中で４００℃の温度で熱
処理し、該ゲルマニウム層表面のゲルマニウムの酸化層
を揮散させ、ゲルマニウム層の表面を清浄化する工程と
、この清浄化されたゲルマニウム層上に半導体層をエピ
タキシャル成長させる工程とを具備することを特徴とす
る半導体装置の製造方法。 - （２）膜成長質内にＧｅＨ＿４ガスとキャリアガスを導
入するとともにシリコン基板の温度を３００℃以上に保
持し、前記基板表面のシリコン酸化膜を前記ＧｅＨ＿４
ガスと反応させて揮散させることにより前記基板表面を
清浄化する工程と、前記基板上にゲルマニウム層をエピ
タキシャル成長させる工程と、このゲルマニウム層を有
する前記基板を真空中又は水素ガス中で４００℃の温度
で熱処理し、該ゲルマニウム層表面のゲルマニウムの酸
化膜を揮散させ、ゲルマニウム層の表面を清浄化する工
程と、この清浄化されたゲルマニウム層上にシリコン層
をエピタキシャル成長させる工程とを具備することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28713686A JPS63140521A (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28713686A JPS63140521A (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63140521A true JPS63140521A (ja) | 1988-06-13 |
Family
ID=17713534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28713686A Pending JPS63140521A (ja) | 1986-12-02 | 1986-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63140521A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259918A (en) * | 1991-06-12 | 1993-11-09 | International Business Machines Corporation | Heteroepitaxial growth of germanium on silicon by UHV/CVD |
| US5286334A (en) * | 1991-10-21 | 1994-02-15 | International Business Machines Corporation | Nonselective germanium deposition by UHV/CVD |
| US5326721A (en) * | 1992-05-01 | 1994-07-05 | Texas Instruments Incorporated | Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer |
| RU2622092C1 (ru) * | 2016-07-13 | 2017-06-09 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" | Применение вакуумного осаждения германия из газовой среды германа в качестве способа удаления диоксида кремния с рабочей поверхности кремниевой подложки и способ изготовления монокристаллической плёнки германия на кремниевой подложке, включающий указанное применение |
-
1986
- 1986-12-02 JP JP28713686A patent/JPS63140521A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259918A (en) * | 1991-06-12 | 1993-11-09 | International Business Machines Corporation | Heteroepitaxial growth of germanium on silicon by UHV/CVD |
| US5286334A (en) * | 1991-10-21 | 1994-02-15 | International Business Machines Corporation | Nonselective germanium deposition by UHV/CVD |
| US5326721A (en) * | 1992-05-01 | 1994-07-05 | Texas Instruments Incorporated | Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer |
| US5825055A (en) * | 1992-05-01 | 1998-10-20 | Texas Instruments Incorporated | Fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer |
| RU2622092C1 (ru) * | 2016-07-13 | 2017-06-09 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" | Применение вакуумного осаждения германия из газовой среды германа в качестве способа удаления диоксида кремния с рабочей поверхности кремниевой подложки и способ изготовления монокристаллической плёнки германия на кремниевой подложке, включающий указанное применение |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512519A (en) | Method of forming a silicon insulating layer in a semiconductor device | |
| US6815717B2 (en) | Thin-film transistor and method of manufacturing the same | |
| JPH05102189A (ja) | 薄膜形成方法、シリコン薄膜及びシリコン薄膜トランジスタの形成方法 | |
| KR20010014908A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS633414A (ja) | シリコン膜の製造方法 | |
| JPH01290221A (ja) | 半導体気相成長方法 | |
| JPS63140521A (ja) | 半導体装置の製造方法 | |
| JP2001168029A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2001110750A5 (ja) | ||
| CN1146020C (zh) | 形成单晶硅层的方法和制造半导体器件的方法 | |
| JP4394120B2 (ja) | 基板処理装置および半導体装置の製造方法 | |
| US5817559A (en) | Production method for a semiconductor device | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH0322527A (ja) | 半導体装置の製造方法 | |
| US3574007A (en) | Method of manufacturing improved mis transistor arrays | |
| JP2961188B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JPH0963955A (ja) | 成膜装置、成膜方法および単結晶膜の製造方法 | |
| JPH03136320A (ja) | 半導体装置の製造方法 | |
| JP3461819B2 (ja) | 半導体結晶膜の製造方法 | |
| JP2592984B2 (ja) | シリコン薄膜の製造方法 | |
| JPH03257818A (ja) | 半導体装置の製造方法 | |
| JPS63148616A (ja) | 半導体装置の製造方法 | |
| JPH05234887A (ja) | 半導体装置の製造方法 | |
| KR0139574B1 (ko) | 박막트랜지스터의 채널 폴리실리콘막 형성방법 | |
| JPH023548B2 (ja) |