JPS6314128A - 表示装置用薄膜ダイオ−ド - Google Patents
表示装置用薄膜ダイオ−ドInfo
- Publication number
- JPS6314128A JPS6314128A JP61157709A JP15770986A JPS6314128A JP S6314128 A JPS6314128 A JP S6314128A JP 61157709 A JP61157709 A JP 61157709A JP 15770986 A JP15770986 A JP 15770986A JP S6314128 A JPS6314128 A JP S6314128A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- upper electrode
- thin film
- transparent electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000011651 chromium Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置の表示品質を向上させ液晶の利
用分野を広げる表示装置用薄膜ダイオードに関するもの
である。
用分野を広げる表示装置用薄膜ダイオードに関するもの
である。
液晶、ＥＬ％ＥＣ，ＦＤＰ、蛍光表示等の各種表示装置
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
はいずれも実用化段階に達し、現在の目標は高密度のマ
トリクス型表示にあるといえる。
マトリクス駆動に問題のある表示方式では能動付加素子
を用いた所謂「アクティブ・マトリクス」法が有効であ
る。
を用いた所謂「アクティブ・マトリクス」法が有効であ
る。
表示装置用能動素子（アクティブ素子）としてのダイオ
ードは、第４図に示す様な構造をしている。第４図は、
ダイオードの断面図である。第４図に於いて、４１は基
板（絶縁性基板）でガラス、４２は透明電極、４６はＰ
ＩＮ接合を有する半導体層、４４は上電極、４５は透明
電極４２と上電極４４とのコンタクト部、４６は透明電
極４２と半導体層４３及び上電極４４から成るアクティ
ブ部である。第４図に示したダイオードは、透明電極、
半導体層、上電極の独立した３回のバターニングでアク
ティブ基板の作製ができ、工程の短縮化及び相互の位置
合せの簡略化ができ、コストの低下及び歩留りの向上が
期待できるダイオードである。
ードは、第４図に示す様な構造をしている。第４図は、
ダイオードの断面図である。第４図に於いて、４１は基
板（絶縁性基板）でガラス、４２は透明電極、４６はＰ
ＩＮ接合を有する半導体層、４４は上電極、４５は透明
電極４２と上電極４４とのコンタクト部、４６は透明電
極４２と半導体層４３及び上電極４４から成るアクティ
ブ部である。第４図に示したダイオードは、透明電極、
半導体層、上電極の独立した３回のバターニングでアク
ティブ基板の作製ができ、工程の短縮化及び相互の位置
合せの簡略化ができ、コストの低下及び歩留りの向上が
期待できるダイオードである。
しかしながら、半導体層と上電極との電気的コンタクト
を低抵抗でしかも安定に形成する事は難しく、コンタク
ト抵抗のバラツキにより、表示ムラが生じ、表示品質が
低下してしまう。本発明の目的は、高密度化及び大画面
化に対し、素子歩留りが良（、コストの低い、表示ムラ
のない表示装置用薄膜ダイオードを提供する事を目的と
する。
を低抵抗でしかも安定に形成する事は難しく、コンタク
ト抵抗のバラツキにより、表示ムラが生じ、表示品質が
低下してしまう。本発明の目的は、高密度化及び大画面
化に対し、素子歩留りが良（、コストの低い、表示ムラ
のない表示装置用薄膜ダイオードを提供する事を目的と
する。
本発明は、前記問題点を解決するため、アクティブマト
リクス型表示装置に利用する薄膜ダイオードを透明電極
と、該透明電極上に形成したＰＩＮ接合を有する半導体
層と、該半導体層上に形成した該半導体層と同一の大き
さの金属層と、該金属層上に形成した上電極の構造にし
た。
リクス型表示装置に利用する薄膜ダイオードを透明電極
と、該透明電極上に形成したＰＩＮ接合を有する半導体
層と、該半導体層上に形成した該半導体層と同一の大き
さの金属層と、該金属層上に形成した上電極の構造にし
た。
第１図は、本発明のダイオードをリング接続した構造を
示す図である。第１囚人は、画素部を示す平面図、（Ｂ
ｌは、Ａ−Ａ線断面図である。
示す図である。第１囚人は、画素部を示す平面図、（Ｂ
ｌは、Ａ−Ａ線断面図である。
第１図に於いて、１は基板、２は透明電極でＩＴＯ１３
はＰＩＮ接合を有する半導体層、５は上電極であり、４
は半導体層６と上電極５の接触抵抗を低くするための金
属層である。７は透明電極２と上電極５とのコンタクト
部、８は透明電極２、半導体層６、金属層４及び上電極
５から成るアクティブ部であり、９は外部よりアクティ
ブ素子へ信号を印加するための駆動電極部である。第１
図の薄膜ダイオードは半導体層３の内、最下層の半導体
膜のシート抵抗１０１０Ω以上にし、かつ膜厚を５０〜
５００Ａとした。第２図は、本発明のダイオードを形成
するための工程説明図である。
はＰＩＮ接合を有する半導体層、５は上電極であり、４
は半導体層６と上電極５の接触抵抗を低くするための金
属層である。７は透明電極２と上電極５とのコンタクト
部、８は透明電極２、半導体層６、金属層４及び上電極
５から成るアクティブ部であり、９は外部よりアクティ
ブ素子へ信号を印加するための駆動電極部である。第１
図の薄膜ダイオードは半導体層３の内、最下層の半導体
膜のシート抵抗１０１０Ω以上にし、かつ膜厚を５０〜
５００Ａとした。第２図は、本発明のダイオードを形成
するための工程説明図である。
第２回置は、基板１上に、透明電極２をパターニングし
た図である。第２図Ｂ）は、第２図固止に半導体層６及
び金属層４を形成し、所定の大きさに金属層４及び半導
体層６をセルフアライメントにパターニングした図であ
る。第２図（ｑは、上電極５をパターニングした図であ
る。この場合、上電極５と透明電極２がアクティブ部に
てショートしない様に半導体層乙によるひさし９が形成
されている。第２図（至）は、上電極５とセルフアライ
メントに金属層４及び半導体層乙のひさし９をエツチン
グした図である。第２図（至）に示す様に、半導体層乙
の上面を金属層４（Ｔａ）にて保護し、上電極５を形成
する際に、真空中内で金属層４０表面をクリーニングす
る事により、第２図ｎの薄膜ダイオードは、電気的接続
の安定したダイオードになる。第３図は１本発明の薄膜
ダイオードの他の実施例の構造を示す断面図である。第
３図において、１）は基板、１２は透明電極（ＩＴＯ）
、１３はＰＩＮ接合を有する半導体層、１−５は上電極
（ＡＪ）、１４は半導体層１３と上電極とのコンタクト
抵抗を低くするための金属層（Ｔａ）であり、１６は透
明電極１２と半導体層１６との間に形成された金属電極
である。１７は透明電極１２と上電極１５とのコンタク
ト部、１８は透明電極１２及び金属電極１６の２層電極
と、半導体層１３、金属層１４及び上電極５から成るア
クティブ部である。金属電極１６（Ｔａ）は、半導体層
１６と透明電極１２との重ね合せ部に形成され、半導体
層１３と透明電極１２との重ね合せ部への強力な光の入
射を防止している。又、透明電極１２と半導体層１６と
のコンタクト抵抗を小さく均一にする。第１図及び第３
図に示した薄膜ダイオードは、上電極５或は、１５によ
り、金属層（Ｔ ａ）及び半導体層をセルファライメイ
ト（自己整合）的にエツチングし、パターン合せ精度を
緩和している。第５図は、本発明のダイオードをリング
接続して液晶を駆動する場合の回路図である。
た図である。第２図Ｂ）は、第２図固止に半導体層６及
び金属層４を形成し、所定の大きさに金属層４及び半導
体層６をセルフアライメントにパターニングした図であ
る。第２図（ｑは、上電極５をパターニングした図であ
る。この場合、上電極５と透明電極２がアクティブ部に
てショートしない様に半導体層乙によるひさし９が形成
されている。第２図（至）は、上電極５とセルフアライ
メントに金属層４及び半導体層乙のひさし９をエツチン
グした図である。第２図（至）に示す様に、半導体層乙
の上面を金属層４（Ｔａ）にて保護し、上電極５を形成
する際に、真空中内で金属層４０表面をクリーニングす
る事により、第２図ｎの薄膜ダイオードは、電気的接続
の安定したダイオードになる。第３図は１本発明の薄膜
ダイオードの他の実施例の構造を示す断面図である。第
３図において、１）は基板、１２は透明電極（ＩＴＯ）
、１３はＰＩＮ接合を有する半導体層、１−５は上電極
（ＡＪ）、１４は半導体層１３と上電極とのコンタクト
抵抗を低くするための金属層（Ｔａ）であり、１６は透
明電極１２と半導体層１６との間に形成された金属電極
である。１７は透明電極１２と上電極１５とのコンタク
ト部、１８は透明電極１２及び金属電極１６の２層電極
と、半導体層１３、金属層１４及び上電極５から成るア
クティブ部である。金属電極１６（Ｔａ）は、半導体層
１６と透明電極１２との重ね合せ部に形成され、半導体
層１３と透明電極１２との重ね合せ部への強力な光の入
射を防止している。又、透明電極１２と半導体層１６と
のコンタクト抵抗を小さく均一にする。第１図及び第３
図に示した薄膜ダイオードは、上電極５或は、１５によ
り、金属層（Ｔ ａ）及び半導体層をセルファライメイ
ト（自己整合）的にエツチングし、パターン合せ精度を
緩和している。第５図は、本発明のダイオードをリング
接続して液晶を駆動する場合の回路図である。
なお実施例では、下電極よりＰ％Ｉ％Ｎのダイオードを
例にしたが、Ｎ、Ｉ、Ｐの順に積層したダイオードでも
同じである。又、実施例では、金属層に、タンタル（Ｔ
ａ）を用いたが、モリブデン（Ｍｏ＞或はクロム（Ｃｒ
）を用いても同様な効果が得られる。
例にしたが、Ｎ、Ｉ、Ｐの順に積層したダイオードでも
同じである。又、実施例では、金属層に、タンタル（Ｔ
ａ）を用いたが、モリブデン（Ｍｏ＞或はクロム（Ｃｒ
）を用いても同様な効果が得られる。
以上の説明から明らかな様に、本発明は、眉間絶縁膜を
有しない、透明電極と上電極とが半導体層により分離さ
れた構造の薄膜ダイオードにおいて、半導体層と上電極
間に、半導体層と同一の大きさの金属層を形成する事に
より、半導体層のバターニング或は、上電極の形成工程
での半導体層へのダメージを減少し、さらに、半導体層
と上電極とのコンタクト抵抗を低くし、特性の良好なダ
イオードが得られ、高密度化或は、大面積化に対し、表
示ムラの少ない、高コントラストの表示ができる。又、
ダイオードをリング接続し、ダイオードの順方向特性を
利用する事により、対称性の優れた特性が得られる。本
薄膜ダイオードを液晶表示装置に利用する事により、高
密度或は、大型化が可能となり、液晶表示装置の発展に
本発明が寄与するものと考えられる。
有しない、透明電極と上電極とが半導体層により分離さ
れた構造の薄膜ダイオードにおいて、半導体層と上電極
間に、半導体層と同一の大きさの金属層を形成する事に
より、半導体層のバターニング或は、上電極の形成工程
での半導体層へのダメージを減少し、さらに、半導体層
と上電極とのコンタクト抵抗を低くし、特性の良好なダ
イオードが得られ、高密度化或は、大面積化に対し、表
示ムラの少ない、高コントラストの表示ができる。又、
ダイオードをリング接続し、ダイオードの順方向特性を
利用する事により、対称性の優れた特性が得られる。本
薄膜ダイオードを液晶表示装置に利用する事により、高
密度或は、大型化が可能となり、液晶表示装置の発展に
本発明が寄与するものと考えられる。
第１図、第３図は、本発明の表示装置用薄膜ダイオード
の構造を示す図である。第１図星は画素部の平面図、第
１図（Ｂ）は第１図星のＡ−Ａ線断面図、第３図は断面
図、第２図は工程説明を示す断面図、第４図は従来の表
示装置用薄膜ダイオードの構造を示す断面図、第５図は
本発明の表示装置用薄膜ダイオードをリング接続して液
晶を駆動する回路図である。 １・・・・・・基板、 ２・・・・・・透明電極（ＩＴＯ）、 ３・・・・・・半導体層、 ４・・・・・・金属層（Ｔａ ）、 ５・・・・・・上電極（ＡＩ）。 ”４１図 第２図 第３Ｎ 第４慶 第５に
の構造を示す図である。第１図星は画素部の平面図、第
１図（Ｂ）は第１図星のＡ−Ａ線断面図、第３図は断面
図、第２図は工程説明を示す断面図、第４図は従来の表
示装置用薄膜ダイオードの構造を示す断面図、第５図は
本発明の表示装置用薄膜ダイオードをリング接続して液
晶を駆動する回路図である。 １・・・・・・基板、 ２・・・・・・透明電極（ＩＴＯ）、 ３・・・・・・半導体層、 ４・・・・・・金属層（Ｔａ ）、 ５・・・・・・上電極（ＡＩ）。 ”４１図 第２図 第３Ｎ 第４慶 第５に
Claims (3)
- （１）アクティブマトリクス型表示装置の画素の交点に
形成する薄膜ダイオードに於いて、該薄膜ダイオードは
、透明電極と、該透明電極の上に形成されたＰＩＮ接合
を有する半導体層と、該半導体層上に、該半導体層と同
一の大きさに形成した金属層と、該金属層上に形成した
上電極から形成されたことを特徴とする表示装置用薄膜
ダイオード。 - （２）金属層が、タンタル（Ｔａ）或は、モリブデン（
Ｍｏ）或は、クロム（Ｃｒ）である事を特徴とする特許
請求の範囲第１項記載の表示装置用薄膜ダイオード。 - （３）薄膜ダイオードがリング接続した構造を有する事
を特徴とする特許請求の範囲第１項記載の表示装置用薄
膜ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157709A JPS6314128A (ja) | 1986-07-04 | 1986-07-04 | 表示装置用薄膜ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61157709A JPS6314128A (ja) | 1986-07-04 | 1986-07-04 | 表示装置用薄膜ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6314128A true JPS6314128A (ja) | 1988-01-21 |
Family
ID=15655657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61157709A Pending JPS6314128A (ja) | 1986-07-04 | 1986-07-04 | 表示装置用薄膜ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6314128A (ja) |
-
1986
- 1986-07-04 JP JP61157709A patent/JPS6314128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| KR20030026831A (ko) | 액정 표시 장치 | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| US5539549A (en) | Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| KR20020056076A (ko) | 액정표시장치 및 그 제조방법 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| JP2533953B2 (ja) | アクティブマトリクス基板 | |
| JP3306923B2 (ja) | 液晶装置の製造方法 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2812720B2 (ja) | 反射型ｍｉｍアクティブマトリクス基板の製造方法 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0340511B2 (ja) | ||
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| KR0149310B1 (ko) | 액티브 매트릭스 표시 장치용 기판 및 그 제조 방법 | |
| JPS61147573A (ja) | 薄膜トランジスタアレイ | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| KR100923674B1 (ko) | 충분한 축적용량의 확보가 가능한 액정표시소자 | |
| JPH03192729A (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JPH05297415A (ja) | 液晶表示装置およびその製造方法 |