JPS6314190A - Ito膜上に薄膜を形成する方法 - Google Patents

Ito膜上に薄膜を形成する方法

Info

Publication number
JPS6314190A
JPS6314190A JP15841886A JP15841886A JPS6314190A JP S6314190 A JPS6314190 A JP S6314190A JP 15841886 A JP15841886 A JP 15841886A JP 15841886 A JP15841886 A JP 15841886A JP S6314190 A JPS6314190 A JP S6314190A
Authority
JP
Japan
Prior art keywords
film
thin film
ito
ito film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15841886A
Other languages
English (en)
Inventor
林 直司
見田 充郎
真澄 小泉
関戸 睦弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15841886A priority Critical patent/JPS6314190A/ja
Publication of JPS6314190A publication Critical patent/JPS6314190A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はI To (Indium Tin 0xi
de)膜上に薄膜を形成する方法、特にITO膜と薄膜
との密着性を向上するための方法に関する。
(従来の技術) 従来より−えばEL表示パネル、液晶表示パネルその他
の装置の透明電極形成用材料として導電性及び透明性に
優れるITOが広く用いられている。ITOから成る透
明電極のパターン形成は、通常、フォトリソプロセスに
よって行なわれる。
このフォトリソプロセスの主たる工程について簡単に述
べると、従来は、例えば透明’Wai基板上に8i層し
たI TO9li上にフォトレジストを塗布し、その後
フォトレジストの露光と現像とを行ない、次いで部分的
にフォトレジストで被覆されたIToWJをエツチング
し、然る後フォトレジストを除去し、よって透明電極の
所望の電極パターンを得ていた。
このようなフォトリソプロセス中のエッチング時にIT
O膜とフォトレジストとの密着性が十分に得られず、そ
の結果フォトレジストがITO膜から浮いてしまうと、
電極パターンの欠けや断線を生じてしまう、これを避け
るため、フォトレジストの現像を行なった後ボストベー
クを行ない、よってITO膜とフォトレジストとの密着
性の向上を図っていた。
(発明が解決しようとする問題点) しかしながら、上述したポストベークを行なう際に、ボ
ストベーク温度を通常行なわれる如く例えば90°C程
度の低い温度に設定してポストベークを行なうとITO
fiとフォトレジスト七の密着力が未だ十分に得られず
従って電極パターンの欠けや断線を招き易いという問題
点があった。
また、ポストベーク温度を例えば120°C程度の高い
温度に設定してポストベークを行なうと、ITO膜とフ
ォトレジストとの密着性が十分に得られて上述のような
問題点を解消することは出来るが、この場合にはフォト
レジストの除去が困難になり、その結果フォトレジスト
の除去作業に時間を要したり、また取り扱いの危険な発
煙硝酸その他の強酸を用いなければならないという問題
点があった。
この発明の目的は、上述した従来の問題点を除去し、I
TO15iと、その上に積層されたフォトレジストその
他の薄膜との優れた密着性を得ることの出来るようにし
た、ITO膜上に薄膜を形成する方法を提供することに
ある。
(問題点を解決するための手段) この目的の達成を図るため、この発明のITO膜上に薄
膜を形成する方法によれば、ITO膜−面を高周波スパ
ッタによってエツチングして粗面化してこの粗面上に薄
膜t−積層する。
この発明の実施に当り、薄膜をフォトレジストとした場
合の高周波スパッタによるエツチング条件は、エツチン
グガスをアルゴンガス、又は、アルゴンガス及び酸素ガ
ス(酸素ガス流量はアルゴンガス流量の20%以下)の
混合ガスとし、エツチングガスのガス圧を3X10−3
〜lXl0−1Torrとし、高周波のパワー密度を0
.5〜1W/cm2 とし及びエツチング時間を5〜1
0分とするのが好適である。
(作用) このようなITO,15g上に薄膜を形成する方法によ
れば、ITO膜表面−のスパッタエツチングを行なうの
でITO膜の表面粗さはITO膜形成時の表面粗さより
も増大する。従って薄膜とITO膜との接触面積は増大
する。これがため、薄膜とITO膜との密着性の向上を
図ることが出来る。
(実施例) 以下、図面を参照してこの発明の一実施例につき説明す
る。尚1図はこの発明が理解出来る程度に概略的に示し
であるにすぎず、従って各構成成分の寸法、形状及び配
置関係は図示例に限定されるものではない。
第1図(A)、(B)及び(C)はこの発明の詳細な説
明に供する主要工程段階を示す工程図である。
第1図(A)において、11は基板例えばEL表示パネ
ルの作成に用いる透明基板を示しており、この基板11
の一方の基板面11a上にITO膜13が積層されてい
る。この基板11を高周波スパッタリング装置の真空槽
内に設けられている基板電極に装着し、然る後真空槽内
の圧力が1(16Torrとなるまで真空ポンプによっ
て真空槽の排気を行なう、然る後、アルゴンガスを真空
槽内に導入する。アルゴンガスのガス圧はIT、0II
113がスパッタエツチングによって黒変しその結果不
透明とならないようにするために3X10−3〜I X
 10−1Torrに保持するのが好ましい。
次に、通常行なわれる如くスパッタリング装置、の電極
に高周波電力を印加し以って放電により真空槽内に高周
波スパッタリングを起こさせてITO膜13の表面をア
ルゴンのプラズマによってたたく、こうして、第1図(
B)に示すように、ITO膜13の表面をスどくツタエ
ツチングして粗面化したITO膜15を得る。
その後、第1図(C)に示すように、薄膜17例えばフ
ォトレジストをITO膜15の粗面上に積層する。薄膜
17とITO膜15との接触面積は、薄膜と粗面化され
ていないI TO膜との接触面積よりも増加し、従って
従来に比し薄膜17とITOg15との密着性の向上を
図ることが出来る。
その結果、薄膜17として例えばフォトレジストをIT
O膜1膜上5上層した場合、従来の如き高温(例えば1
20’C)でポストベークを行なわずに、低温(例えば
90’C)でボストベークヲ行なってもフォトレジスト
とITO膜との密着性を十分に得ることが出来る。従っ
てポストベークを低温で行ない、その後ITO1115
のエツチングを行なって透明電極を形成しても電極パタ
ーンの欠けや断線を招くことがなくなる。また、ポスト
ベーク温度は低くて良いので、発煙硝酸その他の強酸の
代りに、アセトンその他の有機溶媒を用いてフォトレジ
ストの剥離を行なえ、よって作業の安全性を確保出来る
。さらに1例えば2重絶縁構造薄!IEL素子から成る
EL表示パネルの作成では、ITO膜1膜上5ターニゲ
して形成した透明電極上に薄膜17としての絶縁層を積
層することになるが、この場合にも絶縁層と透明電極と
の密着性の向上を期特出来る。同様に、透明電極を肴す
る液晶表示パネルその他の表示パネルにおいて、透明電
極と、この透明電極上に積層される薄膜との密着性の向
上も期特出来る。
上述の高周波スパッタリングによるエツチングにおいて
、ITO膜1膜上5面粗さは主としてガス圧、パワー密
度及びエツチング時間によって決定されるが、ITO膜
1膜上5面がスパッタエツチングによって荒れすぎると
、後工程で支障を生じることがある0例えばITO膜1
膜上5上層した薄膜17のパターニングをフォトリソプ
ロセスによって行なう場合、ITO膜1膜上5面が荒れ
すぎているためにレジスト露光時に薄W417のパター
ニング精度が悪化したり、またエツチング時に薄膜17
とITO膜1膜上5間にエッチャントが浸透し易くなり
レジストを浮かせたりする。従って、スパッタエツチン
グを過度に行なってITO膜1膜上5面が荒れすぎるこ
とがないように高周波スパッタによるエツチングの条件
を設定するのが好ましい。
具体的には高周波電力のパワー密度を約0.5〜l W
 / Cm 2及びエツチング時間を5〜10分程度と
するのが好ましい、パワー密度を小さくしすぎるとIT
O膜1膜上5薄膜lす間の付着強度の向上を十分に図れ
ないし、パワー密度を大きくしすぎるとITO膜1膜上
5面が荒れ過ぎたり或はITO膜1膜上5変を招いたり
する。さらにエツチング時間を短くし過ぎるとITO膜
1膜上5薄膜17間の付着強度の向上を十分に図れない
し、またエツチング時間を長くし過ぎるとITO膜1膜
上5れ過ぎたりする。このような理由から上述した実施
例において例えば高周波電力のパワー密度を約0.5〜
I W / c m 2及びエツチング時間を5〜10
分程度とするのが好ましい。
このようなエツチング条件の下でITO[15の粗面化
を行なうことによって、ITOl115及び薄膜17間
の付着強度の向上を十分に図れると共に。
エツチングされたITO1!15の抵抗値の設計値から
の変動を実質的にほとんど招かないでITO膜1膜上5
面化を行なうことが出来る。
さらに、スパッタエツチングを行なっている際にITO
膜1膜上5基板11を装着した基板電極との間に電位差
を生じないように、これらITO膜1膜上5板電極とを
短絡状態に保持しておくことが重要である。これを十分
に行なっておかないと基板11のチャージアップ拳ブレ
ークダウンによる突入電流によって、すなわちスパッタ
エツチング中にITO1i15の表面に蓄積された電荷
がある一定以上の電荷量に達し、この電荷がITO膜1
膜上5面から基板11を介して基板電極に電流となって
一気に流れることによって、ITO膜1膜上5元を生じ
ITO膜1膜上5変して不透明となる。
上述した実施例では、アルゴンガスを用いて高周波スパ
ッタを行なったが、この発明はアルゴンガスのみに限定
されず、ヘリウムガス或はネオンガスを用いることも出
来る。また、上述した実施例においてアルゴンガスに代
え、アルゴンガスに酸素ガスを混合した混合ガスを用い
ても好適である。但し、アルゴンガス及び酸素ガスの混
合ガスを用いる場合には、酸素ガス流量がアルゴンガス
流量の約20%を越えるとスパッタエツチングを行なっ
た際にITO膜表面が蒐れすごてしまうため、酸素ガス
の流量をアルゴンガスの流量の約20%以下とするのが
好ましい。
(発明の効果) 上述した説明から明らかなように、この発明のITO膜
上に薄膜を形成する方法によれば、ITO8のスパッタ
エツチングを行なったのちITO膜上に薄膜を形成する
。従って、薄膜とITO膜との間の接触面積を増加させ
て薄膜と■To膜との密着性の向上を図ることが出来る
特に、薄膜を7オトレジストとした場合、フォトレジス
トとITOWIとの密着性をさらに高めるために行なう
ボストベークの温度を低い温度(例えば90 ’ C)
で行ない、その後ITO!Iのエツチングを行なって透
明電極を形成しても電極パターンの欠けや断線を招くこ
とがなくなる。これと共に、ポストベークの温度を低い
温度として良いため、アセトンその他の有機溶媒を用い
てフォトレジストの剥離を行なえ、よって作業の安全性
を確保出来る。
さらに、透明電極を有するEL表示パネル、液晶表示パ
ネル及びその他の表示パネルにおいて、透明電極と、こ
の透明電極上に端層される薄膜との密着性の向上も期待
出来る。
【図面の簡単な説明】
第1図(A)、(B)及び(C)はこの発明のITO膜
上に薄膜を形成する方法の実施例の説明に供する主要工
程段階を示す工程図である。 11・・・基板、     lla・・・基板面13−
” I T O(Indium Tin 0xide)
膜15・・・粗面化したITO膜 17・・・薄膜(例えばフォトレジスト)。

Claims (2)

    【特許請求の範囲】
  1. (1)ITO膜表面を高周波スパッタによってエッチン
    グして粗面化して該粗面上に薄膜を積層することを特徴
    とするITO膜上に薄膜を形成する方法。
  2. (2)薄膜をフォトレジストとした場合の高周波スパッ
    タによるエッチング条件は、エッチングガスをアルゴン
    ガス、又は、アルゴンガス及び酸素ガス(酸素ガス流量
    はアルゴンガス流量の20%以下)の混合ガスとし、エ
    ッチングガスのガス圧を3×10^−^3〜1×10^
    −^1Torrとし、高周波のパワー密度を0.5〜1
    W/cm^2とし及びエッチング時間を5〜10分とす
    ることを特徴とする特許請求の範囲第1項記載のITO
    膜上に薄膜を形成する方法。
JP15841886A 1986-07-05 1986-07-05 Ito膜上に薄膜を形成する方法 Pending JPS6314190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15841886A JPS6314190A (ja) 1986-07-05 1986-07-05 Ito膜上に薄膜を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15841886A JPS6314190A (ja) 1986-07-05 1986-07-05 Ito膜上に薄膜を形成する方法

Publications (1)

Publication Number Publication Date
JPS6314190A true JPS6314190A (ja) 1988-01-21

Family

ID=15671320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15841886A Pending JPS6314190A (ja) 1986-07-05 1986-07-05 Ito膜上に薄膜を形成する方法

Country Status (1)

Country Link
JP (1) JPS6314190A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245493B1 (en) * 1998-12-04 2001-06-12 Bhanwar Singh Method for reducing surface reflectivity by increasing surface roughness
JP2007173482A (ja) * 2005-12-21 2007-07-05 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
CN104109838A (zh) * 2014-07-04 2014-10-22 宜昌南玻显示器件有限公司 Ito薄膜的制备方法及ito薄膜

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245493B1 (en) * 1998-12-04 2001-06-12 Bhanwar Singh Method for reducing surface reflectivity by increasing surface roughness
JP2007173482A (ja) * 2005-12-21 2007-07-05 Nichia Chem Ind Ltd 半導体発光素子及びその製造方法
CN104109838A (zh) * 2014-07-04 2014-10-22 宜昌南玻显示器件有限公司 Ito薄膜的制备方法及ito薄膜

Similar Documents

Publication Publication Date Title
US7247227B2 (en) Buffer layer in flat panel display
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
US5366588A (en) Method of manufacturing an electrically conductive pattern of tin-doped indium oxide (ITO) on a substrate
US6759181B2 (en) Protective layer for corrosion prevention during lithography and etch
KR101926199B1 (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN107564803A (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
KR20140082186A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN101442028B (zh) 平面显示器的制造方法
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JPS6314190A (ja) Ito膜上に薄膜を形成する方法
JP5165388B2 (ja) 積層構造及びそれを用いた電気回路用電極
JP3046829B2 (ja) モリブデン膜の形成方法
JPH02215134A (ja) 薄膜トランジスタの製造方法
CN106298808A (zh) 阵列基板及其制造方法、显示装置
JPH05224220A (ja) 液晶表示素子用基板のパタ−ン形成方法
JP2773111B2 (ja) 二層配線基板の製造方法
JP2004103680A (ja) コンタクトホールの形成方法及び液晶表示装置
JPH038212A (ja) 膜配線及びその製造方法
JPS60161686A (ja) 薄膜非線形素子の製造方法
CN114999918A (zh) 显示面板及其制备方法
JPS59222816A (ja) 液晶表示器用基板の製造方法
JPS63136491A (ja) 薄膜el素子の製造方法
JPH0342626A (ja) 薄膜ダイオードの製造方法
JPS62293785A (ja) 薄膜半導体素子の製造方法
JPH10133235A (ja) 配線基板及びその製造方法