JPS6314261A - マイクロプログラム制御装置 - Google Patents

マイクロプログラム制御装置

Info

Publication number
JPS6314261A
JPS6314261A JP61158220A JP15822086A JPS6314261A JP S6314261 A JPS6314261 A JP S6314261A JP 61158220 A JP61158220 A JP 61158220A JP 15822086 A JP15822086 A JP 15822086A JP S6314261 A JPS6314261 A JP S6314261A
Authority
JP
Japan
Prior art keywords
communication
microprogram
activation
signal
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61158220A
Other languages
English (en)
Inventor
Kyoji Kawagishi
川岸 恭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61158220A priority Critical patent/JPS6314261A/ja
Publication of JPS6314261A publication Critical patent/JPS6314261A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は装置間通信を可能とするマイクロプログラム制
御装置に関し、特に他装置からの通信に対して一定時間
以内に応答できない場合の救済手段に関する。
〔従来の技術〕
従来装置間通信として第2図に示すように少なく共1個
のマイクロプログラム制御の処理装置を含む複数の処理
装置から構成され、系としてまとまった動作を行なうも
ので処理装置間の指示、報告、同期等の目的で行なわれ
る簡単な通信を対象としているものがある。
第2図で処理装置aとマイクロプログラム制御の処理装
置すとの間で通信を行なう場合従来のこの種の装置では
、一般的に第3図のフローに示す動作で実現されていた
。すなわち発信側である処理装置aは一定時間経過して
も応答がかえってこないときには通信処理を異常中断し
てしまっていた。
〔発明が解決しようとする問題点〕
上述した従来のマイクロプログラム制御装置では装置間
通信受信によりマイクロプログラムを起動した時点から
一定時間以内に応答としての通信を返すことは可能であ
るが、装置が正常であるにも拘わらず、より優先度の高
いマイクロプログラムが起動されるか又は処理中のため
に通信受信からマイクロプログラム起動までの時間が保
証できず、相手装置(第2図では処理装置a)がタイム
アウトにより通信処理を中断した後に(第3図のステッ
プ46のY枝)マイクロプログラムが起動されて応答と
しての通信を相手に返してしまうという矛盾が生じると
いう問題点がある。
〔問題点を解決するための手段〕
本発明のマイクロプログラム制御装置は、2つ以上の装
置間で通信を行なうことなできる装置間通信手段と、前
記装置間通信手段により自装置宛の通信を受信時にセッ
トされる通信受信要因フラグと、前記通信受信要因フラ
グを含むマイクロプログラム起動要因により対応するマ
イクロプログラムを起動させるマイクロプログラム起動
手段と、前記通信受信要因フラグにより対応する特定の
マイクロプログラムが起動されたことを示すマイクロプ
ログラム起動表示手段と、前記自装置宛の通信受信時に
起動し前記特定のマイクロプログラム起動時に、前記マ
イクロプログラム起動表示手段により停止され起動後停
止することなく一定時間経過したときにはタイムアウト
信号を発生するタイマと、前記タイムアウト信号により
前記通信受信要因フラグに対応するマイクロプログラム
の起動優先度を上げる優先度変更手段とを含んで構成さ
れる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図のマイクロプログラム制御装置はバス100を介し
て他装置と接続され、他装置からの装置間通信受信によ
り受信データ11及び受信信号12を送出しまた、送信
データ31及び送信信号32により送信データ31の送
信を行なう装置間通信手段1と、受信信号12によりリ
セット後起動し、マイクロプラグラム起動信号33によ
り停止し、起動後停止することなく予め決められた時間
を経過するとタイムアウト信号21を発生するタイマ2
と、内部の演算部との間でデータの送受を行なうための
受信データ11及び送信データ31のバスを持ち、受信
信号12をマイクロプログラム起動要因の1つとしてセ
ットする通信受信要因フラグ301−4と、通信受信要
因フラグ301−4によるマイクロプログラム起動時に
マイクロプログラム起動信号33を発生するマイクロプ
ログラム起動表示手段303と、通信受信要因フラグ3
01−4を含むマイクロプログラム起動要因の中から優
先順位に従って一つ還び、対応するマイクロプログラム
を起動するマイクロプログラム起動手段302およびタ
イマ2からのタイムアウト信号21により通信受信要因
の優先度を上げて優先的通信処理を行なう優先度変更手
段304とを含むマイクロプログラム制御部3とから構
成される。
第4図は第1図で示す装置間通信手段1の詳細ブロック
図である。第4図の装置間通信手段1はバス100から
の通信要求信号をセットする通信受信フリップフロップ
101と、通信要求信号によりバス100からの通信デ
ータをセットする通信レジスタ102と、送信データ3
1とコード発生部104の出力とを切替えて通信データ
をバス100へ送出するための送信セレクタ103と、
送信信号32によって送信データ31をバス100へ送
出するよう送信セレクタ103を制御すると共にバス1
00に通信要求信号を送出する通信制御回路105と、
ハードウェア制御又はマイクロ命令の指示によって予め
決められた通信コードを発生するコード発生部104と
、通信レジスタ102にセットされた通信データの一部
を自装置番号と比較する比較器106と、比較器106
の出力により第5図に示す通信データ中の送信先装置番
号と自装置番号が一致した時に受信信号12を送出する
ためのAND回路107とから構成される。
ここで通信レジスタ102及び送信セレクタ103によ
ってバス100を介して送受される通信データの形式は
第5図に示すように送信先装置番号、送信元装置番号、
通信コードから成り、通信を行なう装置間で予め決めら
れた装置識別のための装置番号を用いて通信を行なう。
従って通信受信時は送信先装置番号と各装置が持ってい
る自装置番号とを比較し、自分宛の通信のみを受は取り
、他装置からの通信応答時に受信データの送信元装置番
号を送信データの送信先装置番号として使うことにより
確実に相手に通信を返すことができる。
又、送信時の通信データの送信元装置番号は自装置番号
を入れる。
第6図は第1図で示すマイクロプログラム制御部3の詳
細ブロック図であり、第6図のマイクロプログラム制御
部3はリセット時にマイクロプログラムをO番地からス
タートさせ、マイクロプログラム起動要因3受付けるた
めのマイクロ命令の発行によりマイクロプログラム起動
要因があれば予め決められた優先順位により起動要因の
うちの1つを選び対応するマイクロプログラムを起動す
るタイプの一般的なマイクロプログラム制御装置の制御
部である。このマイクロプログラム制御部は、マイクロ
プログラム起動要因を登録するためのマイクロ命令でリ
セット可能なフリップフロップ群301−1〜301−
5と、起動要因のうちの1つを優先順位に従って1つ選
ぶエンコーダ305とマイクロプログラムの次実行番地
をマイクロ命令の指示に従って決定する順序制御ロジッ
ク306と、現マイクロプログラム実行番地を示す制御
メモリアドレスレジスタ307と、マイクロプログラム
を格納する制御メモリ308と、制御メモリアドレスレ
ジスタ307の内容によって制御メモリ308から読出
されたマイクロ命令語を格納するマイクロ命令レジスタ
309と、マイクロ命令の一部を解読して各部に指示を
行なうためのデコーダ310と本制御部内及び外部から
のデータの移送、算術論理演算を行なうと共に汎用レジ
スタ、スクラッチパッドメモリ等を含む演算部311と
から構成される。
ここで第1図に示すマイクロプログラム起動手段302
は、エンコーダ305と、順序制御ロジック306によ
り実現され、マイクロプログラム表示手段30Bは制御
メモリ308に格納されたマイクロプログラムでタイマ
2へのストップを指示するマイクロ命令を発行すること
より、また、優先度変更手段304はタイマ2からのタ
イムアウト信号21を用いてAND回路312のゲート
を開き、その出力をエンコーダ305の最高優先の入力
端子に接続することにより実現される。
本実施例における動作を第7図(a)、(b)。
(c)のフローチャートに示す。
装置間通信手段1はバス100からの通信データを通信
レジスタ102にセットし、比較器106により自装置
への通信であることを検出してAND回路107のゲー
トを開は受信信号12を送出する(ステップ71〉。受
信信号12はタイマ2をリセットし起動させると共に通
信受信要因フラグ301−4をセットする(ステップ7
2)。
マイクロプログラム起動手段302は優先順に従ってマ
イクロプログラム起動要因を受付は処理するが通信受信
要因処理はその要因の優先度が最優先になるまで待たさ
れる(ステップ7B、74゜78のループ)。
マイクロプログラム起動手段302が通信受信要因を受
付は通信処理マイクロプログラムを起動すると(ステッ
プ74のYES枝→ステップ75)、マイクロプログラ
ム起動表示手段303からマイクロプログラム起動信号
33がタイマ2に供給され〈ステップ76)、タイマ2
は停止する(ステップ77)とともに通信受信要因フラ
グ301−4をリセットしくステップ80)、通信処理
を行ない(ステップ81,82.83)装置間通信手段
1により送信データが送出される(ステップ84)。
上記のステップ73,74.78のループで待ち時間が
長くなりタイマ2がタイムアウト信号を発生したときに
はくステップ78のYB6技)、優先度変更手段304
によりタイムアウト信号21でAND回路312を開き
通信受信要因フラグ301−4の出力がエンコーダ30
5の最高優先入力に入り(ステップ7つ)、現在処理中
のマイクロプログラム終了後(ステップ87→ステツプ
86のYB6技)直ちに最高優先のマイクロプログラム
が起動され(ステップ88〉対応する通信処理がなされ
る(ステップ80〜85)。ステップ87で処理される
マイクロプログラムの処理時間を設計段階で制限するこ
とによりタイムアウトから通信の応答を返すまでの時間
が保証できる。
以上のように本実施例では通信受信後一定時間経過して
も処理が行なわれないときにはその処理の優先度を他の
処理に優先するように変更して処理し通信応答を行なう
ことができる。
〔発明の効果〕
以上説明したように本発明には、自装置宛の通信受信時
にスタートし、一定時間以内に通信要因フラグによるマ
イクロプログラムが起動されるとストップし、一定時間
以内に起動できなかった場合にはタイムアウト信号を発
生するタイムアウト信号を発生するタイマを有し、タイ
ムアウト信号によって通信受信要因フラグに対応するマ
イクロプログラムの起動の優先度を存在する池の要因の
優先度より高くすることにより通常時は高優先の処理に
影響を与えないで処理し、高優先処理が連続して行なわ
れたときでも確実に決められた時間内に応答を返すよう
にできるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
装置間通信の説明図、第3図は従来の装置における装置
間通信を行なう場合の動作を示すフローチャート、第4
図は第1図の装置間通信手段の詳細ブロック図、第5図
は第1図及び第4図で示す実施例において用いられる通
信データのデータフォーマット図、第6図は、第1図の
マイクロプログラム制御部の詳細ブロック図、第7図(
a>、(b)、(c)は本実施例の動作を示すフローチ
ャートである。 1・・・装置間通信手段、2・・・タイマ、3・・・マ
イクロプログラム制御部、11・・・受信データ、12
・・・受信信号、21・・・タイムアウト信号、31・
・・送信データ、32・・・送信信号、33・・・マイ
クロプログラム起動信号、41〜50.71〜88・・
・フローチャートのステップ、100・・・バス、10
1・・・通信受信フリップフロップ、102・・・通信
レジスタ、103・・・送信レジスタ、103・・・送
信セレクタ、104・・・コード発生部、105・・・
通信制御回路、106・・・比較器、107・・・AN
D回路、301−1〜301−5・・・フリップフロッ
プ群、301−4・・・通信受信要因フラグ、302・
・・マイクロプログラム起動手段、303・・・マイク
ロプログラム起動表示手段、304・・・優先度変更手
段、305・・・エンコーダ、306・・・順序制御ロ
ジック、307・・・制御メモリアドレスレジスタ、3
08・・・制御メモリ、309・・・マイクロ命令レジ
スタ、310・・・デコーダ、311・・・演算部、3
12・・・・・・AND回路、a、b、c・・・処理装
置。 7ど−、 7−1−八 茅 21 茅ψ圀 千タ V $を函      づ Y7図(幻 ¥7121(し)

Claims (1)

    【特許請求の範囲】
  1. 2つ以上の装置間で通信を行なうことのできる装置間通
    信手段と、前記装置間通信手段により自装置宛の通信を
    受信時にセットされる通信受信要因フラグと、前記通信
    受信要因フラグを含むマイクロプログラム起動要因によ
    り対応するマイクロプログラムを起動させるマイクロプ
    ログラム起動手段と、前記通信受信要因フラグにより対
    応する特定のマイクロプログラムが起動されたことを示
    すマイクロプログラム起動表示手段と、前記自装置宛の
    通信受信時に起動し前記特定のマイクロプログラム起動
    時に前記マイクロプログラム起動表示手段により停止さ
    れ起動後停止することなく一定時間経過したときにはタ
    イムアウト信号を発生するタイマと、前記タイムアウト
    信号により前記通信受信要因フラグに対応するマイクロ
    プログラムの起動優先度を上げる優先度変更手段とを含
    むことを特徴とするマイクロプログラム制御装置。
JP61158220A 1986-07-04 1986-07-04 マイクロプログラム制御装置 Pending JPS6314261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61158220A JPS6314261A (ja) 1986-07-04 1986-07-04 マイクロプログラム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158220A JPS6314261A (ja) 1986-07-04 1986-07-04 マイクロプログラム制御装置

Publications (1)

Publication Number Publication Date
JPS6314261A true JPS6314261A (ja) 1988-01-21

Family

ID=15666906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158220A Pending JPS6314261A (ja) 1986-07-04 1986-07-04 マイクロプログラム制御装置

Country Status (1)

Country Link
JP (1) JPS6314261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127245A (ja) * 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd 情報入出力装置と情報入出力方法
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
JP2017004063A (ja) * 2015-06-04 2017-01-05 能美防災株式会社 制御装置及び情報伝達システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03127245A (ja) * 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd 情報入出力装置と情報入出力方法
US8010726B2 (en) 2003-07-07 2011-08-30 Arm Limited Data processing apparatus and method for handling interrupts
JP2017004063A (ja) * 2015-06-04 2017-01-05 能美防災株式会社 制御装置及び情報伝達システム

Similar Documents

Publication Publication Date Title
US4665483A (en) Data processing system architecture
US4261033A (en) Communications processor employing line-dedicated memory tables for supervising data transfers
JPS62227243A (ja) 伝送制御方式
WO1981000925A1 (en) Peripheral unit controller
JPH1021184A (ja) Dma内蔵シングルチップマイクロコンピュータ
US3623010A (en) Input-output multiplexer for general purpose computer
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
JPH0142415B2 (ja)
JPS6314261A (ja) マイクロプログラム制御装置
JPS6320654A (ja) マイクロプログラム制御装置
JPS6320655A (ja) マイクロプログラム制御装置
KR970003319B1 (ko) 직렬 인터페이스 장치를 갖는 처리장치
JPH03139751A (ja) 優先度判定機能を有する通信用dmaコントローラ
CN117850570B (zh) 一种单片机系统
JPS6320656A (ja) マイクロプログラム制御装置
JPH077954B2 (ja) 制御装置
JPS58178468A (ja) デ−タ処理システムの割込方式
JP2722908B2 (ja) シングルチップマイクロコンピュータ
JPS61123240A (ja) ポ−リング受信制御方式
JPH0480419B2 (ja)
JPH0477940B2 (ja)
JPS61101836A (ja) 情報処理装置
JPS63234304A (ja) マルチpcシステムにおけるデ−タリンク方式
JPH0152776B2 (ja)
JPS5936282B2 (ja) 周辺装置制御器