JPS63142643A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63142643A JPS63142643A JP61288806A JP28880686A JPS63142643A JP S63142643 A JPS63142643 A JP S63142643A JP 61288806 A JP61288806 A JP 61288806A JP 28880686 A JP28880686 A JP 28880686A JP S63142643 A JPS63142643 A JP S63142643A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- insulating film
- semiconductor device
- scribed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に、半導体チップの外部端子
に引出用配線が接続される半導体装置に適用して有効な
技術に関するものである。
に引出用配線が接続される半導体装置に適用して有効な
技術に関するものである。
テープキャリア方式(又はTAB :工apeへuj。
taat、ed B onding方式)を採用する半
導体装置は、次のように構成されている。半導体装置は
、半導体チップの外部端子(ポンディングパッド)の上
部に突起電極(バンプ)を介在させてリードを接続して
いる。リードは、フィルムテープ上に形成され、そのイ
ンナーリード部を突起@極に接続している6突起電極と
インナーリード部との接続は、ボンディングツールで適
度な加圧及び加熱を与え、突起電極(Au)の表面とイ
ンナーリード部(Cu済)の表面のメッキJl(Sn層
)とを溶融することにより行われる。この突起電極とイ
ンナーリード部との接続部分は、電気的及び機械的信頼
性を確保するために、ポリイミド樹脂等で樹脂封止(保
護)されている。
導体装置は、次のように構成されている。半導体装置は
、半導体チップの外部端子(ポンディングパッド)の上
部に突起電極(バンプ)を介在させてリードを接続して
いる。リードは、フィルムテープ上に形成され、そのイ
ンナーリード部を突起@極に接続している6突起電極と
インナーリード部との接続は、ボンディングツールで適
度な加圧及び加熱を与え、突起電極(Au)の表面とイ
ンナーリード部(Cu済)の表面のメッキJl(Sn層
)とを溶融することにより行われる。この突起電極とイ
ンナーリード部との接続部分は、電気的及び機械的信頼
性を確保するために、ポリイミド樹脂等で樹脂封止(保
護)されている。
この種のテープキャリア方式を採用する半導体装置は、
量産に最適でしかも薄型化できる特徴を有している。
量産に最適でしかも薄型化できる特徴を有している。
なお、テープキャリア方式を採用する半導体装置につい
ては、例えば、日経マグロウヒル社発行。
ては、例えば、日経マグロウヒル社発行。
日経マイクロデバイス、■986年3月号、pP、12
8〜135に記載されている。
8〜135に記載されている。
本発明者は、前記テープキャリア方式を採用する半導体
装置において、次の問題点が生じることを見出した。
装置において、次の問題点が生じることを見出した。
前記半導体チップ周辺には、ウェーハから切り出すため
のスクライブエリアが設けられている。
のスクライブエリアが設けられている。
スクライブエリア表面は、ダイシングに使用するカッタ
の摩耗やダイシング時の汚染物の発生を低減するために
、シリコン(基板)を露出させている。
の摩耗やダイシング時の汚染物の発生を低減するために
、シリコン(基板)を露出させている。
前記半導体チップの外部端子とインナーリード部とを接
続する際に、ボンディングツールと半導体チップとの位
置ずれが生じた場合、インナーリード部が変形し、スク
ライブエリアのエツジとインナーリード部とが接触する
。つまり、半導体チップ(シリコン基板)とリードとが
短絡する。このため、半導体装置の製造上の歩留りを低
下させるという問題点が生じる。
続する際に、ボンディングツールと半導体チップとの位
置ずれが生じた場合、インナーリード部が変形し、スク
ライブエリアのエツジとインナーリード部とが接触する
。つまり、半導体チップ(シリコン基板)とリードとが
短絡する。このため、半導体装置の製造上の歩留りを低
下させるという問題点が生じる。
本発明の目的は、半導体装置の製造上の歩留りを向上す
ることが可能な技術を提供することにある。
ることが可能な技術を提供することにある。
本発明の他の目的は、半導体チップのスクライブエリア
と半導体チップの外部端子に接続される引出用配線との
接触を防止することが可能な技術を提供することにある
。
と半導体チップの外部端子に接続される引出用配線との
接触を防止することが可能な技術を提供することにある
。
本発明の他の目的は、半導体チップの外部端子と引出用
配線とを良好に接続することが可能な技術を提供するこ
とにある。
配線とを良好に接続することが可能な技術を提供するこ
とにある。
本発明の他の目的は、前記目的を達成するための製造工
程を低減することが可能な技術を提供することにある。
程を低減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
半導体チップの外部端子に引出用配線が接続される半導
体装置において、前記半導体チップ周辺のスクライブエ
リア表面に絶縁膜を設ける。
体装置において、前記半導体チップ周辺のスクライブエ
リア表面に絶縁膜を設ける。
上記した手段によれば、前記半導体チップと引出用配線
との接触(短絡)を防止することができるので、半導体
装置の製造上の歩留りを向上することができる。
との接触(短絡)を防止することができるので、半導体
装置の製造上の歩留りを向上することができる。
以下、本発明の構成について、テープキャリア方式の半
導体装置に本発明を適用した一実施例と共に説明する。
導体装置に本発明を適用した一実施例と共に説明する。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
本発明の一実施例であるテープキャリア方式の半導体装
置を第1図(断面図)で示し、第1図の半導体装置の要
部を第2図(要部拡大断面図)で示す。
置を第1図(断面図)で示し、第1図の半導体装置の要
部を第2図(要部拡大断面図)で示す。
テープキャリア方式の半導体装置は、第1図及び第2図
に示すように構成されている。つまり、半導体装置は、
半導体チップ1及びフィルムテープ3で支持されたり一
ド4(引出用配線)のインナーリード部4Aを樹脂封止
部材5で封止して構成されている。
に示すように構成されている。つまり、半導体装置は、
半導体チップ1及びフィルムテープ3で支持されたり一
ド4(引出用配線)のインナーリード部4Aを樹脂封止
部材5で封止して構成されている。
半導体チップ1は、単結晶シリコンで形成される所定導
電型の基板IAで構成されている。半導体チップlの周
辺部の基板IAの表面(図示しない半導体素子が形成さ
れている面)には、外部端子(ポンディングパッド)I
Bが設けられている。
電型の基板IAで構成されている。半導体チップlの周
辺部の基板IAの表面(図示しない半導体素子が形成さ
れている面)には、外部端子(ポンディングパッド)I
Bが設けられている。
第1図及び第2図において、図面を簡略化して外部端子
IBを基板IAの表面に直接設けているが、実際には、
複数M積層された絶縁膜の上部に外部端子IBを設けて
いる6外部端子IBは、例えば、アルミニウム膜、所定
の添加物(Cu、 si)が含有されるアルミニウム膜
で形成される。
IBを基板IAの表面に直接設けているが、実際には、
複数M積層された絶縁膜の上部に外部端子IBを設けて
いる6外部端子IBは、例えば、アルミニウム膜、所定
の添加物(Cu、 si)が含有されるアルミニウム膜
で形成される。
この外部端子IBには、前記リード4のインナーリード
部4Aが突起′?B、極2(又は及びバリアメタルWI
)を介在させて接続されている。
部4Aが突起′?B、極2(又は及びバリアメタルWI
)を介在させて接続されている。
突起電極2は、金(7¥U)で形成する。突起電極2は
、パッシベーション膜lCに形成された接続孔ID及び
パッシベーション膜IEに形成された接続孔IFを通し
て外部端子IBに接続される。
、パッシベーション膜lCに形成された接続孔ID及び
パッシベーション膜IEに形成された接続孔IFを通し
て外部端子IBに接続される。
前記リード4は1例えば、銅(Cu)箔に錫(Sn)メ
ッキを施して形成されている。突起電極2とインナーリ
ード部4Aとは、第2図に点線で示したボンディングツ
ール6を用いて適度な加圧と加熱を与え、Au−8n共
晶で接続する。リード4のアウターリード部4Bは、例
えばプリント配線基板の配線に接続される。
ッキを施して形成されている。突起電極2とインナーリ
ード部4Aとは、第2図に点線で示したボンディングツ
ール6を用いて適度な加圧と加熱を与え、Au−8n共
晶で接続する。リード4のアウターリード部4Bは、例
えばプリント配線基板の配線に接続される。
リード4を支持するフィルムテープ3は、柔軟性を有す
る例えばポリイミド樹脂等で構成されている。
る例えばポリイミド樹脂等で構成されている。
前記突起電極2は、半田等で形成してもよい。
前記パッシベーション膜ICは、主に、耐湿性を向上す
るため、例えばプラズマで形成した窒化シリコン膜で形
成する。また、パッシベーション膜ICは、プラズマで
形成した酸化シリコン膜や、CVDで形成した絶縁膜で
形成してもよい。前記パッシベーション膜IEは、主に
、半導体チップ1表面に加わる外部応力を低減するため
、例えば柔軟性を有するポリイミド樹脂で形成する。
るため、例えばプラズマで形成した窒化シリコン膜で形
成する。また、パッシベーション膜ICは、プラズマで
形成した酸化シリコン膜や、CVDで形成した絶縁膜で
形成してもよい。前記パッシベーション膜IEは、主に
、半導体チップ1表面に加わる外部応力を低減するため
、例えば柔軟性を有するポリイミド樹脂で形成する。
樹脂封止部材5は、例えば、レジンで形成する。
このように構成される半導体装置において、半導体チッ
プ1周辺のスクライブエリアS表面には、絶縁膜ICs
が設けら九ている。スクライブエリアSは、半導体チッ
プ1をウェーハから切り出すために設けられている。絶
縁膜ICsは、半導体チップ1の表面を覆うパッジベー
ジ目ン膜ICと同一製造工程、つまり1例えばプラズマ
で形成した窒化シリコン膜で形成されている。絶縁膜I
C5の上部、つまり、スクライブエリアSには、パッシ
ベーション膜1Eと同一製造工程で形成される絶縁膜(
例えば、ポリイミド樹脂膜)を設けていない。
プ1周辺のスクライブエリアS表面には、絶縁膜ICs
が設けら九ている。スクライブエリアSは、半導体チッ
プ1をウェーハから切り出すために設けられている。絶
縁膜ICsは、半導体チップ1の表面を覆うパッジベー
ジ目ン膜ICと同一製造工程、つまり1例えばプラズマ
で形成した窒化シリコン膜で形成されている。絶縁膜I
C5の上部、つまり、スクライブエリアSには、パッシ
ベーション膜1Eと同一製造工程で形成される絶縁膜(
例えば、ポリイミド樹脂膜)を設けていない。
このように、スクライブエリアS表面に絶m膜IC5を
設けることにより、突起電極2とインナーリード部4A
との接続に際し、ボンディングツール6と半導体チップ
1との位置ずれを生じて一点鎖線で示すようにインナー
リード部4Aが変形した場合でも、インナーリード部4
AとスクライブエリアSのエツジ部の基板ICとの接触
を防止することができる。つまり、絶縁膜I Csは、
半導体チップlとリード4との短絡を防止することがで
きるので、半導体装置の製造上の歩留りを向上すること
ができる。
設けることにより、突起電極2とインナーリード部4A
との接続に際し、ボンディングツール6と半導体チップ
1との位置ずれを生じて一点鎖線で示すようにインナー
リード部4Aが変形した場合でも、インナーリード部4
AとスクライブエリアSのエツジ部の基板ICとの接触
を防止することができる。つまり、絶縁膜I Csは、
半導体チップlとリード4との短絡を防止することがで
きるので、半導体装置の製造上の歩留りを向上すること
ができる。
また、スクライブエリアSの絶縁膜I Csは、パッシ
ベーション膜ICと同一製造工程で形成することができ
るので、絶縁g41 Csを形成するための製造工程を
低減することができる。
ベーション膜ICと同一製造工程で形成することができ
るので、絶縁g41 Csを形成するための製造工程を
低減することができる。
また、スクライブエリアSに窒化シリコン膜等の比較的
硬質の絶縁膜ICsを設け、バンシベーションr!1A
IEのような軟質の絶縁膜を設けないことにより、ダイ
シングで使用するカッタの劣化を防止することができる
。さらに、ダイシング時に軟質な絶縁膜を飛散させるこ
とがないので、突起電極2、インナーリード部4Aの夫
々の接着面を汚染することがない。つまり、突起電極2
とインナーリード部4Aとの接着性(ボンディング性)
を向上することができる。
硬質の絶縁膜ICsを設け、バンシベーションr!1A
IEのような軟質の絶縁膜を設けないことにより、ダイ
シングで使用するカッタの劣化を防止することができる
。さらに、ダイシング時に軟質な絶縁膜を飛散させるこ
とがないので、突起電極2、インナーリード部4Aの夫
々の接着面を汚染することがない。つまり、突起電極2
とインナーリード部4Aとの接着性(ボンディング性)
を向上することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
例えば1本発明は、半導体チップの外部端子にボンディ
ングワイヤ(引出用配線)を接続する、DILP、LC
C等の半導体装置に広く適用することができる。
ングワイヤ(引出用配線)を接続する、DILP、LC
C等の半導体装置に広く適用することができる。
本願において開示される発明のうち、代表的なものによ
って得ることができる効果を簡単に説明すれば、次のと
おりである。
って得ることができる効果を簡単に説明すれば、次のと
おりである。
半導体装置の半導体チップ周辺のスクライブエリア表面
に絶縁膜を設けることにより、前記半導体チップと引出
用配線との接触を防止することができるので、半導体装
置の製造上の歩留りを向上することができる。
に絶縁膜を設けることにより、前記半導体チップと引出
用配線との接触を防止することができるので、半導体装
置の製造上の歩留りを向上することができる。
第1図は、本発明の一実施例であるテープキャリア方式
の半導体装置を示す断面図、 第2図は、第1図に示す半導体装置の要部拡大断面図で
ある。 図中、l・・・半導体チップ、IA・・・基板、IB・
・・外部端子、IC,IE・・・パッシベーション膜、
ID、IF・・・接続孔、2・・・突起電極、3・・・
フィルムテープ、4・・・リード、4A・・・インナー
リード部、5・・・樹脂封止部材、6・・・ボンディン
グツール、lCs・・・絶縁膜、S・・・スクライブエ
リアである。
の半導体装置を示す断面図、 第2図は、第1図に示す半導体装置の要部拡大断面図で
ある。 図中、l・・・半導体チップ、IA・・・基板、IB・
・・外部端子、IC,IE・・・パッシベーション膜、
ID、IF・・・接続孔、2・・・突起電極、3・・・
フィルムテープ、4・・・リード、4A・・・インナー
リード部、5・・・樹脂封止部材、6・・・ボンディン
グツール、lCs・・・絶縁膜、S・・・スクライブエ
リアである。
Claims (1)
- 【特許請求の範囲】 1、半導体チップの外部端子に引出用配線が接続される
半導体装置であって、前記半導体チップ周辺のスクライ
ブエリア表面に絶縁膜を設けたことを特徴とする半導体
装置。 2、前記引出用配線は、前記外部端子に突起電極を介在
して接続されるリード、又は前記外部端子に直接々続さ
れるボンディングワイヤであることを特徴とする特許請
求の範囲第1項に記載の半導体装置。 3、前記スクライブエリア表面に設けられた絶縁膜は、
前記半導体チップ表面に形成されるパッシベーション膜
と同一製造工程で形成されることを特徴とする特許請求
の範囲第1項又は第2項に記載の半導体装置。 4、前記パッシベーション膜は、窒化シリコン膜ポリイ
ミド樹脂膜を順次積層して形成されており、前記スクラ
イブエリア表面に設けられた絶縁膜は、前記窒化シリコ
ン膜のみで形成されていることを特徴とする特許請求の
範囲第3項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288806A JPS63142643A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61288806A JPS63142643A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63142643A true JPS63142643A (ja) | 1988-06-15 |
Family
ID=17734973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61288806A Pending JPS63142643A (ja) | 1986-12-05 | 1986-12-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63142643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07262074A (ja) * | 1994-03-07 | 1995-10-13 | Internatl Business Mach Corp <Ibm> | キャッシュ管理方法、コンピュータ・ファイル・システム及びキャッシュ装置 |
-
1986
- 1986-12-05 JP JP61288806A patent/JPS63142643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07262074A (ja) * | 1994-03-07 | 1995-10-13 | Internatl Business Mach Corp <Ibm> | キャッシュ管理方法、コンピュータ・ファイル・システム及びキャッシュ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862539B2 (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
| US5726489A (en) | Film carrier semiconductor device | |
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| JP3217624B2 (ja) | 半導体装置 | |
| TWI398933B (zh) | 積體電路元件之封裝結構及其製造方法 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH10242383A (ja) | 半導体装置 | |
| CN101133491A (zh) | 不含铅且多层被预镀敷的引线框 | |
| JPS62281435A (ja) | 半導体装置 | |
| JPH04368167A (ja) | 電子装置 | |
| JPS63142643A (ja) | 半導体装置 | |
| JPH07226418A (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH06151616A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3702152B2 (ja) | 半導体装置 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| KR100752885B1 (ko) | 반도체 칩 및 반도체 칩의 제조방법 | |
| JP4668608B2 (ja) | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 | |
| JP2007214238A (ja) | 半導体装置およびその製造方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPS63122131A (ja) | 半導体装置用キヤリアテ−プ | |
| JPH0525182B2 (ja) | ||
| JP2001094043A (ja) | 半導体チップ | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JPS6329530A (ja) | 半導体装置 | |
| JPS6025900Y2 (ja) | 半導体装置 |