JPS6314302A - 記録回路 - Google Patents

記録回路

Info

Publication number
JPS6314302A
JPS6314302A JP15938386A JP15938386A JPS6314302A JP S6314302 A JPS6314302 A JP S6314302A JP 15938386 A JP15938386 A JP 15938386A JP 15938386 A JP15938386 A JP 15938386A JP S6314302 A JPS6314302 A JP S6314302A
Authority
JP
Japan
Prior art keywords
recording
circuit
input
rotary transformer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15938386A
Other languages
English (en)
Other versions
JPH0778846B2 (ja
Inventor
Toshiaki Wakita
俊昭 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15938386A priority Critical patent/JPH0778846B2/ja
Publication of JPS6314302A publication Critical patent/JPS6314302A/ja
Publication of JPH0778846B2 publication Critical patent/JPH0778846B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A産業上の利用分野 B発明の概要 C従来の技術 り発明が解決しようとする問題点 E問題点を解決するための手段(第1図)F作用(第1
図〜第3図) G実施例(第1図〜第3図) H発明の効果 A産業上の利用分野 本発明は記録回路に関し、例えばディジタルビデオテー
プレコーダ(DVTR)などのように、ディジタル信号
を回転ヘッドを用いて記録媒体上に記録する場合に適用
し得るものである。
B発明の概要 本発明は、ロータリトランスから人力される記録信号を
増幅して記録ヘッドに対する記録電流を生じさせるよう
になされた記録回路において、ロータリトランスから人
力される記録信号を、低い入力インピーダンスをもつ入
力回路を介してリニアに差動増幅動作をする差動増幅回
路に供給して記録電流を生じさせるようにしたことによ
り、低域のカットオフ周波数を拡大し得ると共に、調整
が容易な記録回路を実現し得る。
C従来の技術 従来DVTRにおいては、アナログ信号を記録再生する
ビデオテープレコーダ(AVTR)の場合と同様に、記
録増幅回路を回転しない下ドラム側に設け、この記録増
幅回路において十分に増幅した記録電流をロータリトラ
ンスを介して回転する上ドラムに搭載された記録ヘッド
に伝送するような構成のものが多用されている。
D発明が解決しようとする問題点 ところがDVTRにおいては、記録増幅回路から送出す
べき記録電流が、実際上アナログ信号の場合と比較して
一段と広帯域のスペクトラムをもっており、ピットクロ
ックの周波数として数十〔M)lz )の上限帯域から
、その輝線スペクトラムが現れる数十〜百(kHz )
程度の下限帯域にまで亘る広い周波数帯域について、実
用上十分な信号レベルにまで増幅できるようにすること
が望ましい。
しかし従来の場合のように、記録増幅回路において増幅
した記録電流をロータリトランスを介して記録ヘッドに
伝送するような構成を用いた場合には、ロータリトラン
スの回路定数によって決まるカットオフ周波数のために
、帯域が制限される問題がある。
この問題を解決する方法として、特開昭60−5750
8号には、記録増幅回路を回転する上ドラム側に設け、
固定の下ドラム側からロータリトランスを介してディジ
タル信号を表す矩形波を当該記録増幅回路に記録情報と
して伝送する構成が提案されている。
ところがこの方法によると、記録増幅回路に供給する記
録情報の信号態様が矩形波に特定されているために、記
録ヘッドを介して記録媒体上に記録した記録情報を再生
してモニタすることにより、当該記録回路系の特性を調
整確認する際に、リニアな記録信号レベルに対する調整
ができないので、(論理「1」又は「0」レベルに対応
する記i!電流しか流せないため)実際上回転ドラムを
一旦停止して記録回路系の調整作業をしなければならな
い不便さがある。
本発明は以上の点を考慮してなされたもので、記録情報
をリニアに増幅しながら、かつ下限帯域の周波数まで確
実に増幅することができるようにした記録回路を提案し
ようとするものである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、一対の
差動増幅用トランジスタQ1、Q2と、この一対の差動
増幅用トランジスタQ1、Q2をリニアに差動動作させ
るリニア動作回路LINとを有し、一対の差動増幅用ト
ランジスタQ1、Q2を通じて記録ヘッドHRに記録電
流を供給する差動増幅回路AMPと、ロータリトランス
RTから与えられる記録信号をうけるベース接地型増幅
回路BEI、BF2と、このベース接地型増幅回路BE
I、BF2の出力をベースに受けて当該ベース接地型増
幅回路BEI、BF2の入力端に負帰還する負帰還用ト
ランジスタQ4、Q6をもつ負帰還回路NFL、NF2
と、負帰還用トランジスタQ4、Q6のベースを一対の
差動増幅用トランジスタQl、Q2の一方のベースに接
続するカレントミラー回路MYI、MY2とを有し、ロ
ータリトランスRTから入力される記録信号を一対の差
動増幅用トランジスタQ1、Q2のベースにそれぞれ入
力することにより差動増幅回路AMPにおいて記録電流
を生じさせる一対の入力回路IN1、IN2とを設ける
ようにする。
F作用 ロータリトランスRTの2次巻線側から見た記録回路R
Kの実効入力インピーダンスR1は、ベース接地型増幅
回路BEI、BH3と、負帰還回路NFI、NF2とが
入力回路部に設けられていることにより、実用上十分に
低いインピーダンスを呈するようになる。かくして信号
源からロータリトランスRT側を見たときの低域におけ
るカットオフ周波数fLを一段と低減し得ることにより
、記録ヘッドによって記録し得る記録情報の周波数帯域
を拡大することができる。
また差動増幅回路AMPがリニアな差動動作をすること
により、ロータリトランスRTから入力される記録信号
の変化にリニアに対応して変化する記録電流を記録ヘッ
ドHRに流すことができ、かくして記録回路RKの調整
時、記録電流を徐々に変化させながら記録回路RKの調
整作業をすることができることにより、調整作業が容易
な記録回路を得ることができる。
G実施例 以下図面について、本発明をディジタルVTR(1)V
TR)に適用した場合の一実施例を詳述する。
第1図において、RKは全体として記録回路を示し、例
えばNPN型トランジスタでなり、それぞれ差動対を構
成する一対の差動増幅用トランジスタQ1及びQ2を有
し、そのコレクタに記録ヘッドHRを接続してなる差動
増幅回路AMPを有する。
トランジスタQ1及びQ2のエミッタは、それぞれ抵抗
R1及びR2を介して負極側電源ラインー■に接続され
ると共に、エミッタ相互間に抵抗R3及び直流カット用
コンデンサCでなる直列回路が接続され、かくしてトラ
ンジスタQ1及びQ2を抵抗R1〜R3によって決まる
信号レベルの範囲について、差動増幅回路AMPをリニ
アに差動動作させるリニア動作回路LINが構成されて
いる。
この一対のトランジスタQ1及びQ2のベースには、そ
れぞれ入力回路INI及びIN2を介してロータリトラ
ンスRTの2次巻線N2から供給される記録情報が与え
られる。
一方の入力回路INIは、ロータリトランスRTの2次
巻線N2の一端にエミッタを接続してなるPNP型のト
ランジスタQ3でなるベース接地回路BEIが接続され
ている。ここでトランジスタQ3のベースは接地され、
エミッタがバイアス抵抗R4を介して正極側電源ライン
+Vに接続され、コレクタがバイアス抵抗R5を介して
負極側電源ラインー■に接続されている。
かかる構成に加えて入力回路INIは、トランジスタQ
3のコレクタに接続されたPNP型の負帰還用トランジ
スタQ4を有し、そのコレクタがトランジスタQ3のエ
ミッタに接続され、エミッタが負荷抵抗R6を介して負
極側電源ラインーVに接続されている。かくして負帰還
用トランジスタQ4は直列負帰還回路を構成し、トラン
ジスタQ3を介してロータリトランスから与えられた記
録信号がトランジスタQ3のコレクタに発生したとき、
これをトランジスタQ4のベース、コレクタを介してト
ランジスタQ3のエミッタに負帰還するようになされて
いる。
また負帰還用トランジスタQ4のベースは、差動増幅用
トランジスタQ1のベースにカレントミラー回路MVI
を構成するように接続され、かくして負荷抵抗R6を通
じて流れる電流と同じ値の電流をトランジスタQ1のエ
ミッタに流すようになされている。
他方の入力回路IN2は、入力回路INIと全く対称の
回路構成を有し、トランジスタQ3に対応するトランジ
スタQ5と、バイアス抵抗R4及びR5に対応するバイ
アス抵抗R7及びR8とでなるベース接地回路BE2を
有し、またトランジスタQ4及び負荷抵抗R6に対応す
るトランジスタQ6及び負荷抵抗R9でなる負帰還回路
NF2を有し、さらにトランジスタQ4及びQlのベー
スを接続してなるカレントミラー回路MYIに対応して
トランジスタQ6のベースをトランジスタQ2のベース
に接続してなるカレントミラー回路MY2を有する。
第1図の構成において、ロータリトランスRTの1次巻
線N1の両端Tl及びT2間に供給された記録情報は、
2次巻線N2に誘起されて入力回路INI及びIN2の
トランジスタQ3及びQ5のエミッタに供給される。こ
のときトランジスタQ3及びQ5を介してそのコレクタ
に生じた記録信号は負帰還用トランジスタQ4及びQ6
を介してトランジスタQ3及びQ5のエミッタにフィー
ドバックされると共に、カレントミラー回路MY1及び
MY2を介して差動増幅用トランジスタQl及びQ2を
、負荷抵抗R6及びR9に流れる電流と一致する電流を
流すように制御する。
かくして差動増幅用トランジスタQ1及びQ2は負帰還
用トランジスタQ4及びQ6によって制御されながら、
リニア動作回路R3を介してリニアな差動増幅動作をす
ることにより、記録ヘッドHRに対してロータリトラン
スRTに与えられた記録情報を所定の電流レベルに増幅
してなる記録電流を流す。
かくして記録ヘッドHRに摺接する記録媒体上に、所定
の記録レベルのディジタル情報を記録することができる
第1図の構成によれば、記録回路RKが記録動作する時
に、ロータリトランスRTの2次巻LAN2側から入力
回路INI及びIN2を見たときの入力インピーダンス
RL、、は、トランジスタQ3及びQ5でなるベース接
地型増幅回路BEI及びBF2の入力インピーダンスが
十分に低いこと、及びこのベース接地型増幅回路BEI
及びBF2に対して負帰還回路NFL及びNF2が形成
されていることに基づいて、十分に低い値になり、かく
して次の述べるように、記録回路RKの低域側カットオ
フ周波数fLを実用上十分に低い周波数(100(kH
z )以下)にまで低減させることができる。
先ず、ロータリトランスRTの入力端子T1及びT2に
対してそれぞれ増幅回路を通じて記録信号源を接続した
場合には、ロータリトランスRフ周りの等価回路は第2
図に示すように表し得る。
第2図において記録信号源Sは、インピーダンスがRS
の入力側増幅回路AMP1.tを介してロータリトラン
スRTに接続される。ロータリトランスRTは直列イン
ピーダンス要素り、と並列インピーダンス要素LTとで
なるT型等価回路として表すことができ、その出力端に
ベース接地型増幅回路BEI  (BF2)及び負帰還
回路NFL(NF2)でなる入力回路INI  (IN
2)が接続される。
入力回路INI  (IN2)の入力インピーダンスを
R4,、としたとき、記録信号源Sからロータリトラン
スRT側を見たときの低域側カットオフ周波数fLは次
式 のように表すことができ、また高域側カットオフ周波数
fHは次式 のように表すことができる。
そこで(1)式において、入力回路IN1 (IN2)
の入力インピーダンスR1fiの値を、入力側増幅回路
A M P I NのインピーダンスR3に対して十分
に小さい値に選定すれば、(1)式に基づいて低域のカ
ットオフ周波数fLを低減することができる。
例えばロータリトランスRTとして並列インピーダンス
要素LTの値がt、y ””10 (μH〕程度のもの
を選定したときには、入力回路INI  (IN2)の
入力インピーダンスR4aを1 〔Ω〕程度にすること
ができれば、低域におけるカットオフ周波数fLをf 
L =15 (kHz )程度にまで低減させることが
できると考えられる。
これに対して第1図のベース接地型増幅回路BEl  
(BF2)単独の入力インピーダンスri は、一般に
6〜10〔Ω〕程度になるのに対して、ベース接地型増
幅回路BEI  (BF2)に負帰還回路NFI  (
NF2)を接続したことによって、入力回路INI  
(IN2)の入力インピーダイスRいの値を入力インピ
ーダンスrtよりさらに一段と低下させることができる
すなわち第1図の入力回路INI (IN2)の等価回
路は、第3図に示すように、ベース接地型増幅回路BE
I  (BH3)でなる増幅回路の入出力端間にフィー
ドバック抵抗R,で表される負帰還回路NFI  (N
F2)を接続した構成と考えることができる。この等価
回路において、入力端子P1から電流1 iaを流し込
んだとき入力端子P1に現れる電圧をvlとすれば、入
力端子P1から見た入力回路INI  (IN2)の入
力インピーダンスR0は次式 で与えられる。ここで増幅回路BEI  (BH3)の
利得をAとしたとき、出力端子P2に現れる電圧v0□
は ■。□=−AV!、       1.−1(4)にな
る。ここでフィードバック回路NFI(NF2)の入力
端側接続点P3において、キルヒホッフの法則に基づい
て電流和をOとおくことによって流れ込む電流Iiaを
求めれば ri       R。
・・・・・・(5) となる。そこで(5)式を(3)式に代入すれば、入力
インピーダンスR1I%は のようになる。
(6)式に基づいて、負帰還量を必要に応じて適度に選
定すれば、ベース接地型増幅回路BEI(BH3)単体
の入力インピーダンスriが6〜10 (Ω〕程度であ
るのに対して入力回路INI  (IN2)の入力イン
ピーダンスR1,%の値を1 〔Ω〕以下にし得る。
因に、−a的な増幅回路を用いた場合、増幅回路単体の
入力インピーダンスriはrt=10(kΩ〕程度であ
り、かつ増幅度AがA=50程度であるので、フィード
バック抵抗R7の値をR2−300〔Ω〕程度に選定す
れば、入力インピーダンスR4aはRt−#6(Ω〕程
度にし得、かくして入力インピーダンスを10〔kΩ〕
程度の値から6〔Ω〕程度にまで格段的に引き下げるこ
とができる。
このようにして第1図の構成によれば、ロータリトラン
スRTの2次巻線N2側から入力回路INl  (IN
2)を見た入力インピーダンスRinO値を低減し得る
ことにより、記録信号源SからロータリトランスRTを
見たときの低域におけるカットオフ周波数を一段と拡げ
ることができる。実際上第1図の実施例について一3d
B帯域幅として50 (kHz ) 〜150  (M
Hz )の記録増幅回路を実現し得た。
また第1図の構成によれば、負帰還用トランジスタQ4
 (Q6)のベースを差動増幅用トランジスタQl  
(Q2)のベースに接続することによって、カレントミ
ラー回路MYI  (MY2)を構成するようにしたこ
とにより、良好な線形性を維持し得る。
すなわちロータリトランスRTの2次巻線N2からトラ
ンジスタQ3 (Q5)のエミッタ及びトランジスタQ
4 (Q6)のコレクタの接続点に流れ込む電流を1と
すれば、この電流Iは抵抗R6及びR5(R9及びR8
)の関係をR6<R5(R9(R8)に選定することに
よって、はとんど抵抗R6(R9)に流すことができる
。このようにすれば、差動増幅用トランジスタQl  
(Q2)のエミッタ電圧の変化ΔVえは Δ■アーKRFΔ■ (R,=R6、R9)      ・・・・・・ (7
)で表されるように、ロータリトランスRTの2次巻線
N2から流し込まれる電流Iの変化ΔIと、負荷抵抗R
6(R9)とに比例するような値として得ることができ
、この変化をカレントミラー回路MYI  (MY2)
を介して差動増幅用トランジスタQl  (Q2)のエ
ミッタに発生させることができる。かくして記録ヘッド
HRに、ロータリトランスRTに人力された記録信号に
対して線形性が良い記録電流を流すことができる。
従って第1図の構成によれば、記録回路RKの調整を、
ロータリトランスRTを介して必要に応じて種々の信号
レベルの記録信号を入力してこれを記録媒体上に記録す
ると共に、これを再生モニタすることにより、容易に実
現し得る。
これに加えて第1図の構成によれば、記録ヘッドHRに
対してリニア動作をする差動増幅回路AMPから記録電
流を供給するようにしたことにより、容易に実用上十分
なレベルの記録電流を流すことができる。
なお、第1図の構成において、入力回路INI及びIN
2にカレントミラー回路MYI及びMY2を設けたため
に、記録回路RKの高域におけるカットオフ周波数f、
が低下するおそれがあるが、これを補償するには、第1
図との対応部分に同一符号を付して要部を第4図に示す
ように、記録ヘッドHRの両端位置に、ベース接地構成
の補償用トランジスタQll及びQ12を介挿するよう
にすれば良い。
また高域の周波数特性を改善する方法として、差動増幅
回路AMPをカスケード接続するように構成しても良い
さらに第1図の構成において、負帰還用トランジスタQ
4及びQ6、差動増幅用トランジスタQ1及びQ2にお
ける電流増幅率hFEが不足する場合には、これに代え
、ダーリントン回路構成を用いるようにしても良い。
さらに第1図の実施例の場合にはベース接地型増幅回路
BEI及びBF2のトランジスタQ3及びQ5にバイア
ス電圧を供給する手段としてバイアス抵抗R4及びR7
を用いた場合について述べたが、これに代え、トランジ
スタを用いてバイアスを与えるようにしても良い。
さらに第1図の実施例においてはリニア動作回路LIN
として差動増幅用トランジスタQ1及びQ2のエミッタ
間に直流カット用コンデンサCを介挿して、無信号時に
直流バランスがとれていないときに、不要な電流を流さ
ないようにしたが、直流バランスがとれている場合には
、このコンデンサCを省略しても良い。
また第1図の実施例においては、本発明をDVTR用の
記録回路に適用したが、本発明はこれに代えアナログ信
号を記録するAVTRの記録回路にも通用し得るもので
ある。
H発明の効果 以上にように本発明によれば、ロータリトランスの2次
巻線側から見た入力インピーダンスを低減させるごとに
より、低域におけるカットオフ周波数[Lを拡げること
ができると共に、リニアな差動増幅動作によって記録ヘ
ッドに対する記録電流を生じさせるようにしたことによ
り、調整が一段と容易な記録回路を得ることができる。
【図面の簡単な説明】
第1図は本発明による記録回路の一実施例を示す接続図
、第2図はそのロータリートランス周りの等価回路を示
す接続図、第3図は第1図の入力回路INI及びIN2
の等価回路を示す接続図、第4図は本発明の他の実施例
の要部を示す部分的接続図である。 RK・・・・・・記録回路、HR・・・・・・記録ヘッ
ド、RT・・・・・・ロータリトランス、AMP・・・
・・・差動増幅回路、INI、IN2・・・・・・入力
回路、BEI、BF2・・・・・・ベース接地型増幅回
路、NFl、NF2・・・・・・負帰還回路、LIN・
・・・・・リニア動作回路、MYl、MY2・・・・・
・カレントミラー回路。

Claims (1)

  1. 【特許請求の範囲】 (a)一対の差動増幅用トランジスタと、この一対の差
    動振幅用トランジスタをリニアに差動動作させるリニア
    動作回路とを有し、上記一対の差動増幅用トランジスタ
    を通じて記録ヘッドに記録電流を供給する差動増幅回路
    と、 (b)ロータリトランスから与えられる記録信号を受け
    るベース接地型増幅回路と、上記ベース接地型増幅回路
    の出力をベースに受けて当該ベース接地型増幅回路の入
    力端に負帰還する負帰還用トランジスタをもつ負帰還回
    路と、上記負帰還用トランジスタのベースを上記一対の
    差動増幅用トランジスタの一方のベースに接地するカレ
    ントミラー回路とを有し、上記ロータリトランスから入
    力される記録信号を上記一対の差動増幅用トランジスタ
    のベースにそれぞれ入力することにより上記差動増幅回
    路において上記記録電流を生じさせる一対の入力回路と を具えることを特徴とする記録回路。
JP15938386A 1986-07-07 1986-07-07 記録回路 Expired - Fee Related JPH0778846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15938386A JPH0778846B2 (ja) 1986-07-07 1986-07-07 記録回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15938386A JPH0778846B2 (ja) 1986-07-07 1986-07-07 記録回路

Publications (2)

Publication Number Publication Date
JPS6314302A true JPS6314302A (ja) 1988-01-21
JPH0778846B2 JPH0778846B2 (ja) 1995-08-23

Family

ID=15692600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15938386A Expired - Fee Related JPH0778846B2 (ja) 1986-07-07 1986-07-07 記録回路

Country Status (1)

Country Link
JP (1) JPH0778846B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260760A (ja) * 2005-03-18 2006-09-28 Guzik Technical Enterp Inc 磁気抵抗ヘッドのための低インピーダンスリード増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260760A (ja) * 2005-03-18 2006-09-28 Guzik Technical Enterp Inc 磁気抵抗ヘッドのための低インピーダンスリード増幅器

Also Published As

Publication number Publication date
JPH0778846B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
US6043943A (en) Asymmetry correction for a read head
US5103353A (en) Low noise amplifier with short circuit protection for signals from magnetoresistive element
JPS6119170B2 (ja)
US5345346A (en) Positive feedback low input capacitance differential amplifier
JPS648923B2 (ja)
US5812028A (en) Audio signal amplifier circuit and a portable acoustic apparatus using the same
US4479093A (en) Amplifier having high common mode rejection
JPS6314302A (ja) 記録回路
US4195267A (en) Low-level preamplifier circuit
JPS6343923B2 (ja)
JP2698201B2 (ja) ビデオヘッドアンプ
JPS6115622Y2 (ja)
JPS6246394Y2 (ja)
JPS6141293Y2 (ja)
JPS6340901Y2 (ja)
JPH089931Y2 (ja) 増幅回路
JP3140107B2 (ja) 差動増幅器
JPS641785Y2 (ja)
JP2557398B2 (ja) 増幅回路
JPS6130448B2 (ja)
JPS5816206B2 (ja) 定電流回路
JPS6029048Y2 (ja) 前置増幅回路
JP4075112B2 (ja) ベース電流補償回路
JPS6120051B2 (ja)
JPH01238207A (ja) 温度補償増幅回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees