JPS6314376B2 - - Google Patents
Info
- Publication number
- JPS6314376B2 JPS6314376B2 JP8364681A JP8364681A JPS6314376B2 JP S6314376 B2 JPS6314376 B2 JP S6314376B2 JP 8364681 A JP8364681 A JP 8364681A JP 8364681 A JP8364681 A JP 8364681A JP S6314376 B2 JPS6314376 B2 JP S6314376B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- signal
- image
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は画像表示装置に関するものである。
従来、この種の画像表示装置は中央制御装置か
ら画像データおよびアドレスデータよりなる画像
信号を送出し、端末表示装置にてこの画像信号を
受信するとともに画像データをアドレスデータに
基いてリフレツシユメモリの所定メモリ番地に書
込み、このリフレツシユメモリから順次読み出さ
れた画像データに基いてブラウン管上に画像を表
示するためのビデオ信号を形成するようになつて
いた。しかしながら、このような従来例におい
て、ビデオ信号の表示タイミングを無視して画像
データをリフレツシユメモリに書込むと、ビーム
が画面中央を走査しているときに画像データの書
込みが実行される場合があり、リフレツシユメモ
リの書込みと読出しが同時に行なわれることにな
つてブラウン管上に表示されている画像が乱れる
という不都合があつた。本発明はこのような不都
合を解消するために成されたものであり、主な目
的とするところはリフレツシユメモリへの画像デ
ータの書込みタイミングをビデオ信号のブランク
信号が得られている期間（ラスタの帰線期間内）
とすることによりブラウン管上の画像を乱すこと
なく画像データをリフレツシユメモリに書込むこ
とができる画像表示装置を提供することにあり、
他の目的とするところはリフレツシユメモリへの
画像データの書込み操作を簡便にすることにあ
る。
ら画像データおよびアドレスデータよりなる画像
信号を送出し、端末表示装置にてこの画像信号を
受信するとともに画像データをアドレスデータに
基いてリフレツシユメモリの所定メモリ番地に書
込み、このリフレツシユメモリから順次読み出さ
れた画像データに基いてブラウン管上に画像を表
示するためのビデオ信号を形成するようになつて
いた。しかしながら、このような従来例におい
て、ビデオ信号の表示タイミングを無視して画像
データをリフレツシユメモリに書込むと、ビーム
が画面中央を走査しているときに画像データの書
込みが実行される場合があり、リフレツシユメモ
リの書込みと読出しが同時に行なわれることにな
つてブラウン管上に表示されている画像が乱れる
という不都合があつた。本発明はこのような不都
合を解消するために成されたものであり、主な目
的とするところはリフレツシユメモリへの画像デ
ータの書込みタイミングをビデオ信号のブランク
信号が得られている期間（ラスタの帰線期間内）
とすることによりブラウン管上の画像を乱すこと
なく画像データをリフレツシユメモリに書込むこ
とができる画像表示装置を提供することにあり、
他の目的とするところはリフレツシユメモリへの
画像データの書込み操作を簡便にすることにあ
る。
以下実施例について図を用いて説明する。
第１図および第２図は本発明一実施例を示すも
ので、１はマイクロコンピユータを用いて形成さ
れる中央制御装置であり、画像データDPおよび
アドレスデータDAよりなる画像信号VPをデータ
バスDBに送出する。このとき同時に中央制御装
置１から特定の端末表示装置２を呼出すための端
末アドレスATが送出される。一方、端末表示装
置２では自己の固有アドレスと一致した端末アド
レスATが受信されたとき、呼出検出回路６から
呼出信号VCが出力され、この呼出信号VCが得ら
れたとき、入出力回路７およびCRTコントロー
ラ１２が作動する。この入出力回路７はプログラ
マブルペリフエラルインタフエースで８ビツト×
３ポートの入出力が可能となつており、リフレツ
シユメモリ３の書込み、読出しなどをこの入出力
回路７を通して行なうようになつている。５はド
ライバレシーバ回路であり、画像信号VPを受信
してアドレスデータDAおよび画像データDPをそ
れぞれアドレスラツチおよびデータラツチ（図示
せず）に保持する。また、このドライバレシーバ
回路５を介して端末表示装置２の動作状態を示す
データを中央制御装置１に返送する。この場合、
データバスDBにて送られるデータは負論理であ
り、端末表示装置２内は正論理にてデータ処理を
行なつているので、論理を反転するようになつて
いる。８はプリセツタブルカウンタよりなるアド
レスカウンタであり、入出力回路７を介して入力
されるアドレスデータDAがアドレスセツト信号
ASにてプリセツトされるようになつている。１
２はプログラマブルCRTコントローラであり、
表示の仕様（インターレス、桁数、行数など）が
プログラムでき、リフレツシユメモリ３の読出し
時のアドレスデータDa、ラスタアドレスＲ、水
平、垂直同期信号Ｈ，Ｖ、ブランク信号Ｂ、カー
ソル表示信号などが出力される。１０はリフレツ
シユメモリ３に入力されるアドレスデータDA″を
切換えるマルチプレクサであり、通常の表示時に
はCRTコントローラ１２から出力される読出し
アドレスデータDaを出力し、書込み時にはアド
レスカウンタ８の内容すなわち書込用アドレスデ
ータDA′を出力する。３はブラウン管１６に表示
される一画面分の画像データDPを記憶しておく
ランダムアクセスメモリ（RAM）よりなるリフ
レツシユメモリであり、実施例にあつては80字×
48行＝3840文字（簡単な図形であつても良い）を
記憶できるようになつており、各文字に対応する
画像データDPは２ビツトの表示モードデータ、
３ビツトの色コードデータ、11ビツトのキヤラク
タコードデータよりなる16ビツト（２バイト）の
データにて構成されている。１１はリフレツシユ
メモリ３に画像データDPを書込むためのドライ
バ回路である。１７はラツチであり、リフレツシ
ユメモリ３のアクセスタイムの遅れおよびばらつ
きを調整するためのもので、一旦このラツチ１７
にリフレツシユメモリ３から読出された画像デー
タDPを蓄えてキヤラクタコードデータをキヤラ
クタジユネレータ１３へ、表示モードデータおよ
び色コードデータはラツチ１８と介してビデオ信
号発生回路１５へ送る。また、このラツチ１７は
プログラマブルなキヤラクタジユネレータ１３の
キヤラクタパターン変更時にそのアドレスをラツ
チするためにも使用する。１９はマルチプレクサ
であり、キヤラクタジエネレータ１３に入力され
るアドレスデータのうちラスタアドレスＲを切換
えるもので、通常の表示時にはCRTコントロー
ラ１２から出力されるラスタアドレスＲを、キヤ
ラクタパターンの変更時にはラツチ１７の出力を
キヤラクタジユネレータ１３に送るようになつて
いる。キヤラクタジエネレータ１３はビツト構成
のパターン（文字、図形）を記憶しているROM
及び任意のパターンを記憶できるRAMにて構成
され、各パターンは第３図に示すように８×８ド
ツトで構成され、これを８バイトで記憶してお
り、各パターンにはそれぞれキヤラクタコードが
割り当てられており、リフレツシユメモリ３から
読出された画像データDPのキヤラクタコードデ
ータとCRTコントローラ１２から出力されるラ
スタアドレスＲとが入力されることにより、その
キヤラクタデータに対応するパターンのドツト構
成データが出力される。１４はシフトレジスタで
あり、キヤラクタジエネレータ１３から出力され
るパラレルデータよりなるドツト構成データをシ
リアルデータに変換するいわゆる垂直変換回路を
構成しており、このシフトレジスタ１４から出力
されるシリアルデータよりなるドツト構成データ
はビデオ信号発生回路１５に入力される。ビデオ
信号発生回路１５は表示モード（点滅、反転表示
など）を設定する表示モードデータ、表示色を設
定する色コードデータ、キヤラクタジエネレータ
１３から出力されるドツト構成データおよび
CRTコントローラ１２から出力される水平垂直
同期信号Ｈ，Ｖ、ブランク信号Ｂ、カーソル表示
信号などに基いてビデオ信号VOを合成して出力
する。１６はラスタスキヤン方式にて画像を表示
するブラウン管である。ところで、リフレツシユ
メモリ３の書込回路４を構成する書込制御回路９
はＲ−ＳフリツプフロツプＦと、アンドゲート
ANDとインバータＩと、単安定マルチバイブレ
ータＭとで形成されており、中央制御装置１から
送出された書込要求信号VRおよびブランク信号
Ｂが入力されたとき、画像データDPをリフレツ
シユメモリ３に書込むための書込信号VWを出力
するとともに、リフレツシユメモリ３への画像デ
ータDPの書込みが終了したとき書込終了信号VE
を出力するようになつており、この書込終了信号
VEにてアドレスカウンタ８をインクリメントす
るようになつている。
ので、１はマイクロコンピユータを用いて形成さ
れる中央制御装置であり、画像データDPおよび
アドレスデータDAよりなる画像信号VPをデータ
バスDBに送出する。このとき同時に中央制御装
置１から特定の端末表示装置２を呼出すための端
末アドレスATが送出される。一方、端末表示装
置２では自己の固有アドレスと一致した端末アド
レスATが受信されたとき、呼出検出回路６から
呼出信号VCが出力され、この呼出信号VCが得ら
れたとき、入出力回路７およびCRTコントロー
ラ１２が作動する。この入出力回路７はプログラ
マブルペリフエラルインタフエースで８ビツト×
３ポートの入出力が可能となつており、リフレツ
シユメモリ３の書込み、読出しなどをこの入出力
回路７を通して行なうようになつている。５はド
ライバレシーバ回路であり、画像信号VPを受信
してアドレスデータDAおよび画像データDPをそ
れぞれアドレスラツチおよびデータラツチ（図示
せず）に保持する。また、このドライバレシーバ
回路５を介して端末表示装置２の動作状態を示す
データを中央制御装置１に返送する。この場合、
データバスDBにて送られるデータは負論理であ
り、端末表示装置２内は正論理にてデータ処理を
行なつているので、論理を反転するようになつて
いる。８はプリセツタブルカウンタよりなるアド
レスカウンタであり、入出力回路７を介して入力
されるアドレスデータDAがアドレスセツト信号
ASにてプリセツトされるようになつている。１
２はプログラマブルCRTコントローラであり、
表示の仕様（インターレス、桁数、行数など）が
プログラムでき、リフレツシユメモリ３の読出し
時のアドレスデータDa、ラスタアドレスＲ、水
平、垂直同期信号Ｈ，Ｖ、ブランク信号Ｂ、カー
ソル表示信号などが出力される。１０はリフレツ
シユメモリ３に入力されるアドレスデータDA″を
切換えるマルチプレクサであり、通常の表示時に
はCRTコントローラ１２から出力される読出し
アドレスデータDaを出力し、書込み時にはアド
レスカウンタ８の内容すなわち書込用アドレスデ
ータDA′を出力する。３はブラウン管１６に表示
される一画面分の画像データDPを記憶しておく
ランダムアクセスメモリ（RAM）よりなるリフ
レツシユメモリであり、実施例にあつては80字×
48行＝3840文字（簡単な図形であつても良い）を
記憶できるようになつており、各文字に対応する
画像データDPは２ビツトの表示モードデータ、
３ビツトの色コードデータ、11ビツトのキヤラク
タコードデータよりなる16ビツト（２バイト）の
データにて構成されている。１１はリフレツシユ
メモリ３に画像データDPを書込むためのドライ
バ回路である。１７はラツチであり、リフレツシ
ユメモリ３のアクセスタイムの遅れおよびばらつ
きを調整するためのもので、一旦このラツチ１７
にリフレツシユメモリ３から読出された画像デー
タDPを蓄えてキヤラクタコードデータをキヤラ
クタジユネレータ１３へ、表示モードデータおよ
び色コードデータはラツチ１８と介してビデオ信
号発生回路１５へ送る。また、このラツチ１７は
プログラマブルなキヤラクタジユネレータ１３の
キヤラクタパターン変更時にそのアドレスをラツ
チするためにも使用する。１９はマルチプレクサ
であり、キヤラクタジエネレータ１３に入力され
るアドレスデータのうちラスタアドレスＲを切換
えるもので、通常の表示時にはCRTコントロー
ラ１２から出力されるラスタアドレスＲを、キヤ
ラクタパターンの変更時にはラツチ１７の出力を
キヤラクタジユネレータ１３に送るようになつて
いる。キヤラクタジエネレータ１３はビツト構成
のパターン（文字、図形）を記憶しているROM
及び任意のパターンを記憶できるRAMにて構成
され、各パターンは第３図に示すように８×８ド
ツトで構成され、これを８バイトで記憶してお
り、各パターンにはそれぞれキヤラクタコードが
割り当てられており、リフレツシユメモリ３から
読出された画像データDPのキヤラクタコードデ
ータとCRTコントローラ１２から出力されるラ
スタアドレスＲとが入力されることにより、その
キヤラクタデータに対応するパターンのドツト構
成データが出力される。１４はシフトレジスタで
あり、キヤラクタジエネレータ１３から出力され
るパラレルデータよりなるドツト構成データをシ
リアルデータに変換するいわゆる垂直変換回路を
構成しており、このシフトレジスタ１４から出力
されるシリアルデータよりなるドツト構成データ
はビデオ信号発生回路１５に入力される。ビデオ
信号発生回路１５は表示モード（点滅、反転表示
など）を設定する表示モードデータ、表示色を設
定する色コードデータ、キヤラクタジエネレータ
１３から出力されるドツト構成データおよび
CRTコントローラ１２から出力される水平垂直
同期信号Ｈ，Ｖ、ブランク信号Ｂ、カーソル表示
信号などに基いてビデオ信号VOを合成して出力
する。１６はラスタスキヤン方式にて画像を表示
するブラウン管である。ところで、リフレツシユ
メモリ３の書込回路４を構成する書込制御回路９
はＲ−ＳフリツプフロツプＦと、アンドゲート
ANDとインバータＩと、単安定マルチバイブレ
ータＭとで形成されており、中央制御装置１から
送出された書込要求信号VRおよびブランク信号
Ｂが入力されたとき、画像データDPをリフレツ
シユメモリ３に書込むための書込信号VWを出力
するとともに、リフレツシユメモリ３への画像デ
ータDPの書込みが終了したとき書込終了信号VE
を出力するようになつており、この書込終了信号
VEにてアドレスカウンタ８をインクリメントす
るようになつている。
以下、実施例の動作について説明する。まず、
通常の表示時にはマルチプレクサ１０はCRTコ
ントローラ１２から送られる読出し用アドレスデ
ータDaを出力しており、リフレツシユメモリ３
からこの読出し用アドレスデータDaにて指定さ
れたメモリ番地の画像データDPが順次読出され
る。この画像データDPのキヤラクタコードデー
タがキヤラクタジエネレータ１３に入力され、表
示するパターンのドツト構成データが得られる。
このドツト構成データはシフトレジスタ１４を介
してビデオ信号発生回路１５に入力され、同時に
入力される表示モードデータと、ブランク信号Ｂ
とでビデオ信号VOが形成され、このビデオ信号
VOをブラウン管１６に送り、ブラウン管１６上
に画像を表示する。この場合、水平、垂直同期信
号Ｈ，Ｖはビデオ信号VOとは別に出力するよう
にしても良い。また、カラー表示の場合にはカラ
ーコードデータに基いたＲ、Ｇ、Ｂビデオ信号
VOをそれぞれ別個に出力するようになつている。
通常の表示時にはマルチプレクサ１０はCRTコ
ントローラ１２から送られる読出し用アドレスデ
ータDaを出力しており、リフレツシユメモリ３
からこの読出し用アドレスデータDaにて指定さ
れたメモリ番地の画像データDPが順次読出され
る。この画像データDPのキヤラクタコードデー
タがキヤラクタジエネレータ１３に入力され、表
示するパターンのドツト構成データが得られる。
このドツト構成データはシフトレジスタ１４を介
してビデオ信号発生回路１５に入力され、同時に
入力される表示モードデータと、ブランク信号Ｂ
とでビデオ信号VOが形成され、このビデオ信号
VOをブラウン管１６に送り、ブラウン管１６上
に画像を表示する。この場合、水平、垂直同期信
号Ｈ，Ｖはビデオ信号VOとは別に出力するよう
にしても良い。また、カラー表示の場合にはカラ
ーコードデータに基いたＲ、Ｇ、Ｂビデオ信号
VOをそれぞれ別個に出力するようになつている。
次にリフレツシユメモリ３の書込みを行なう場
合について説明する。いま、中央制御装置１から
書込みを行ないたいリフレツシユメモリ３のメモ
リ番地を指定するアドレスデータDAとそのメモ
リ番地に書込む画像データDPよりなる画像信号
VPを送出すると、この画像信号VPは端末表示装
置２のドライバレシーバ回路５にて受信され、ア
ドレスデータDAおよび画像データDPはそれぞれ
ラツチに保持される。アドレスデータDAはアド
レスセツト信号ASにてアドレスカウンタ８にセ
ツトされる。ところで、中央制御装置１は画像デ
ータDPを送出したのち書込要求信号VRを送出す
る。この書込要求信号VRが書込制御回路９に入
力されると、Ｒ・ＳフリツプフロツプＦがセツト
され、水平ブランク信号と垂直ブランク信号との
論理和信号よりなるブランク信号Ｂが入つたと
き、アンドゲートANDの出力がＨレベルとなつ
て単安定マルチバイブレータＭが作動して書込信
号VWが出力される。この書込信号VWによりマル
チプレクサ１０をアドレスカウンタ８側に切換え
るとともに、ドライバー回路１１を作動させ、画
像データDPをリフレツシユメモリ３の所定メモ
リ番地に書込む。このとき、同時にＲ−Ｓフリツ
プフロツプＦがリセツトされ、書込終了信号VE
が出力される。この書込終了信号VEによりアド
レスカウンタ８がインクリメントされ、中央制御
装置１からアドレスデータDAを含まない画像信
号VPが送出された場合における画像データDPを
前回送出された画像信号VPの画像データDPが書
込まれたリフレツシユメモリ３のメモリ番地に続
くメモリ番地に書込むようになつている。したが
つて、ブラウン管１６上で横方向に続く文字列な
どを書込む場合（通常この種の書込みが多い）に
おいて、中央制御装置１から最初にアドレスデー
タDAを含む画像信号VPを送出してアドレスカウ
ンタ８にアドレスデータDAをセツトすれば、続
いて送出される画像信号VPはアドレスデータDA
を含まないものでも良く、アドレスデータDAの
セツト操作を省略することができ、書込操作が簡
略化されるものである。もちろん、上述のように
続けて画像データDPの書込みを行なうような場
合には書込終了を確認して次の書込みを行なう必
要があるので、書込終了信号VEは入出力回路７
およびドライバレシーバ回路５を介して中央制御
装置１に返送されるようになつている。なお、実
施例にあつては水平ブランク信号が得られている
期間（水平帰線期間）にも書込みを行つているの
で、書込み操作を早くすることができるようにな
つている。
合について説明する。いま、中央制御装置１から
書込みを行ないたいリフレツシユメモリ３のメモ
リ番地を指定するアドレスデータDAとそのメモ
リ番地に書込む画像データDPよりなる画像信号
VPを送出すると、この画像信号VPは端末表示装
置２のドライバレシーバ回路５にて受信され、ア
ドレスデータDAおよび画像データDPはそれぞれ
ラツチに保持される。アドレスデータDAはアド
レスセツト信号ASにてアドレスカウンタ８にセ
ツトされる。ところで、中央制御装置１は画像デ
ータDPを送出したのち書込要求信号VRを送出す
る。この書込要求信号VRが書込制御回路９に入
力されると、Ｒ・ＳフリツプフロツプＦがセツト
され、水平ブランク信号と垂直ブランク信号との
論理和信号よりなるブランク信号Ｂが入つたと
き、アンドゲートANDの出力がＨレベルとなつ
て単安定マルチバイブレータＭが作動して書込信
号VWが出力される。この書込信号VWによりマル
チプレクサ１０をアドレスカウンタ８側に切換え
るとともに、ドライバー回路１１を作動させ、画
像データDPをリフレツシユメモリ３の所定メモ
リ番地に書込む。このとき、同時にＲ−Ｓフリツ
プフロツプＦがリセツトされ、書込終了信号VE
が出力される。この書込終了信号VEによりアド
レスカウンタ８がインクリメントされ、中央制御
装置１からアドレスデータDAを含まない画像信
号VPが送出された場合における画像データDPを
前回送出された画像信号VPの画像データDPが書
込まれたリフレツシユメモリ３のメモリ番地に続
くメモリ番地に書込むようになつている。したが
つて、ブラウン管１６上で横方向に続く文字列な
どを書込む場合（通常この種の書込みが多い）に
おいて、中央制御装置１から最初にアドレスデー
タDAを含む画像信号VPを送出してアドレスカウ
ンタ８にアドレスデータDAをセツトすれば、続
いて送出される画像信号VPはアドレスデータDA
を含まないものでも良く、アドレスデータDAの
セツト操作を省略することができ、書込操作が簡
略化されるものである。もちろん、上述のように
続けて画像データDPの書込みを行なうような場
合には書込終了を確認して次の書込みを行なう必
要があるので、書込終了信号VEは入出力回路７
およびドライバレシーバ回路５を介して中央制御
装置１に返送されるようになつている。なお、実
施例にあつては水平ブランク信号が得られている
期間（水平帰線期間）にも書込みを行つているの
で、書込み操作を早くすることができるようにな
つている。
本発明は上述のようなアドレスデータがプリセ
ツトされるプリセツタブルカウンタよりなるアド
レスカウンタと、画像データを保持するデータラ
ツチと、中央制御装置から送出された書込要求信
号およびビデオ信号のブランク信号が入力された
とき画像データをリフレツシユメモリに書込むた
めの書込信号を出力するとともにリフレツシユメ
モリへの画像データの書込みが終了したとき書込
終了信号を出力する書込制御回路とでリフレツシ
ユメモリのデータ書込回路を構成し、上記書込終
了信号にてアドレスカウンタをインクリメントせ
しめ、中央制御装置からアドレスデータを含まな
い画像信号が送出された場合における画像データ
を前回送出された画像信号の画像データが書込ま
れたリフレツシユメモリのメモリ番地に続くメモ
リ番地に書込むようにしたので、リフレツシユメ
モリへの画像データの書込み時にブラウン管上に
表示されている画像が乱れることがなく、しかも
画像データをリフレツシユメモリの連続するメモ
リ番地に順次書込む場合にはアドレスデータをセ
ツトする必要がないので書込み操作が簡便になる
という利点がある。
ツトされるプリセツタブルカウンタよりなるアド
レスカウンタと、画像データを保持するデータラ
ツチと、中央制御装置から送出された書込要求信
号およびビデオ信号のブランク信号が入力された
とき画像データをリフレツシユメモリに書込むた
めの書込信号を出力するとともにリフレツシユメ
モリへの画像データの書込みが終了したとき書込
終了信号を出力する書込制御回路とでリフレツシ
ユメモリのデータ書込回路を構成し、上記書込終
了信号にてアドレスカウンタをインクリメントせ
しめ、中央制御装置からアドレスデータを含まな
い画像信号が送出された場合における画像データ
を前回送出された画像信号の画像データが書込ま
れたリフレツシユメモリのメモリ番地に続くメモ
リ番地に書込むようにしたので、リフレツシユメ
モリへの画像データの書込み時にブラウン管上に
表示されている画像が乱れることがなく、しかも
画像データをリフレツシユメモリの連続するメモ
リ番地に順次書込む場合にはアドレスデータをセ
ツトする必要がないので書込み操作が簡便になる
という利点がある。
第１図は本発明一実施例のブロツク回路図、第
２図は同上の要部回路図、第３図は同上の動作説
明図である。 １は中央制御装置、２は端末表示装置、３はリ
フレツシユメモリ、４は書込回路、８はアドレス
カウンタ、９は書込制御回路、１６はブラウン管
である。
２図は同上の要部回路図、第３図は同上の動作説
明図である。 １は中央制御装置、２は端末表示装置、３はリ
フレツシユメモリ、４は書込回路、８はアドレス
カウンタ、９は書込制御回路、１６はブラウン管
である。
Claims (1)
- １ 中央制御装置から画像データおよびアドレス
データよりなる画像信号を送出し、端末表示装置
にて上記画像信号を受信して画像データをアドレ
スデータに基いてリフレツシユメモリの所定メモ
リ番地に書込み、リフレツシユメモリから順次読
出された画像データに基いてブラウン管上に画像
を表示するためのビデオ信号を形成するようにし
て成る画像表示装置において、アドレスデータが
プリセツトされるプリセツタブルカウンタよりな
るアドレスカウンタと、画像データを保持するデ
ータラツチと、中央制御装置から送出された書込
要求信号およびビデオ信号のブランク信号が入力
されたとき画像データをリフレツシユメモリに書
込むための書込信号を出力するとともにリフレツ
シユメモリへの画像データの書込みが終了したと
き書込終了信号を出力する書込制御回路とでリフ
レツシユメモリのデータ書込回路を構成し、上記
書込終了信号にてアドレスカウンタをインクリメ
ントせしめ、中央制御装置からアドレスデータを
含まない画像信号が送出された場合における画像
データを前回送出された画像信号の画像データが
書込まれたリフレツシユメモリのメモリ番地に続
くメモリ番地に書込むようにして成ることを特徴
とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8364681A JPS57197646A (en) | 1981-05-29 | 1981-05-29 | Picture display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8364681A JPS57197646A (en) | 1981-05-29 | 1981-05-29 | Picture display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57197646A JPS57197646A (en) | 1982-12-03 |
| JPS6314376B2 true JPS6314376B2 (ja) | 1988-03-30 |
Family
ID=13808208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8364681A Granted JPS57197646A (en) | 1981-05-29 | 1981-05-29 | Picture display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57197646A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63226780A (ja) * | 1987-03-16 | 1988-09-21 | Sharp Corp | 映像信号処理装置 |
| GB2270450B (en) * | 1992-09-08 | 1997-03-26 | Silicon Graphics Incorporation | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
-
1981
- 1981-05-29 JP JP8364681A patent/JPS57197646A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57197646A (en) | 1982-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481594A (en) | Method and apparatus for filling polygons displayed by a raster graphic system | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| US4486856A (en) | Cache memory and control circuit | |
| JPS6343504Y2 (ja) | ||
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| US4620186A (en) | Multi-bit write feature for video RAM | |
| US5526128A (en) | Image producing apparatus with memory unit having an image memory area of changeable storage capacity | |
| JP2902290B2 (ja) | 表示制御システム | |
| US4270125A (en) | Display system | |
| JPS6314376B2 (ja) | ||
| JP2623541B2 (ja) | 画像処理装置 | |
| JPS6140996B2 (ja) | ||
| JPH035755B2 (ja) | ||
| JP3694622B2 (ja) | 画像表示データの生成方法 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPS6140997B2 (ja) | ||
| JPS632117B2 (ja) | ||
| JP2995902B2 (ja) | 映像表示制御回路 | |
| JPS6114074Y2 (ja) | ||
| JP2817483B2 (ja) | 映像表示制御回路 | |
| JPH0213317B2 (ja) | ||
| JPH0631933B2 (ja) | 表示装置 | |
| JPS644194B2 (ja) | ||
| JPH0654428B2 (ja) | ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式 | |
| JPS642956B2 (ja) |