JPS63144395A

JPS63144395A - 表示装置のインタ−フエ−ス回路

Info

Publication number: JPS63144395A
Application number: JP29200786A
Authority: JP
Inventors: 健一近藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1986-12-08
Filing date: 1986-12-08
Publication date: 1988-06-16
Anticipated expiration: 2012-01-16
Also published as: JP2571924B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、液晶、ＥＬ、プラズマ、ＬＥＤ等を用いた
フラット表示ＶＷのインターフェース回路に関し、特に
パーソナルコンビニー夕などに多用されているＣＲＴデ
ィスプレイ装置のセパレートビデ１１８号のみを利用し
て、フラット表示装置を動作させるために必要な表示デ
ータ、タイミング信号を発生し、ＣＲＴディスプレイ２
ｉηをフラット表示装置に代替することにより軽薄短小
な表示端末を供給できるようにしたインターフェース回
路に関するものである。

ご発明の４Ｑ　’！　）本発明は、ＣＩ？Ｔディスプレイ袈置の装示データ同期
（３号を利用して、表示データをフレーム・バッファメ
モリ　（ＲＡＭ）に記憶することなく、入力された表示
データをリアルタイム処理によって、赤、緑、青色の混
合したパラレルな４ビット表示データ及び、パラレルな
８ビット表示データに変換し、従来と同様な駆動回路構
成でカラー表示が可能なインターフェース機能を有し、
パラレルビット選択機能によって、４ビツト又は、８ビ
ツトのパラレル方式を選択し、得る如（した汎用性のあ
るフラット表示装置のインターフェース回路に関するも
のである。

〔従来の技術〕

液晶等のフラット表示装置は、薄型、低電圧。

低消費電力の特性を有するため、最近では大型ドツトマ
トリックスパネルによって、パーソナルコンピュータ、
ワードプロセ、すなどの表示端末として実用化されるに
至った。今日では、ＣＲＴの代わりに携帯用パーソナル
コンピュータの表示端末として使うため、ＣＲＴコント
ロール回路と直結可能な液晶用インターフェース回路が
開発されるようになった。しかしながら、従来の液晶表
示装置のインターフェース回路は、ＣＲＴディスプレイ
のブリンキング期間にも、液晶パネルを駆動するという
思想により設計されている。それ故に、表示データは、
フレームバッファメモリを用意し、表示データを、前記
フレームバッファメモリに一旦書き込みを行った後、順
次読み出しを行い表示させるものであった。又、従来の
インターフェース回路は、モノクロ表示専用であるため
、グラフインク表示した場合など表示情ｆｆ７ｆｆｉと
しては不足している。

すなわち、単純マトリックスの表示パネルに、赤、緑、
青色のカラー表示データの一つ又は、二つを利用して、
単純に０Ｎ１０ＦＦ表示をしているためにＣＲＴディス
プレイ装置に比較して表示装置の魅力が不充分であった
。しかし、近年では、表示パネルの１３ＦＩＡ電極の表
面にカラー着色をする着色フィルタ技術が確立され、Ｔ
ＰＴ　（薄膜トランジスタ）及び、ＭＩＭ、ＭＳＴ　　
（特開昭６１−９０１９２号公報参照）等の様に非線型
のアクティブ素子内蔵型パネル、或いはスメクテイノク
液晶などの記ｔα機能を存する新型液晶パネルの開発に
も拘らず、カラー液晶表示ＷＺＺのインターフェースは
、まだ開発されていない。そのために、前記フレームバ
ッファメモリを必要とするモノクロ用フラット表示装置
のインターフェース回路を赤、緑。

青色用に設置する必要があった。

〔発明が解決しようとする問題点〕

上記したように、従来のフラット表示装置のインターフ
ェース回路は、外部回路としてフレームバッファメモリ
　（ＲＡＭ）を用意し、インターフェース回路の管理の
もとで、データの書き込み。

読み出しをする必要があった。そのため、回路構成の価
格が高くなり、構成が複雑であり、小型。

安価なディスプレイ端末としてまとめることが難しかっ
た。そして、モノクロ表示専用のインターフェース回路
であるため、カラーフラット表示装置のインターフェー
ス回路を構成するには、前記モノクロ表示の３つのイン
ターフェース回路を１セントとして用意する必要があり
、単純に言って３倍の高価格及び構成の複雑さがあった
。

更に、現在のフラット・ディスプレイ駆動回路は、４ビ
ツトパラレルデータにより人力されるものであるために
、６４０　Ｘ４００　ドツトのカラー表示する場合、モ
ノクロ表示に比べ３倍の転送スピードが要求されるため
、フラット・ディスプレイ駆動回路の転送スピードが向
上しなければ、使用できないという問題が生じていた。

〔問題点を解決するための手段〕

本発明は、上記問題点を解決するために成されたもので
、ＣＲＴディスプレイ用のビデオ信号をリアルタイム処
理によって、直接フラット表示装置に表示データ及びタ
イミング信号をインターフェースする機能を有し、パラ
レル表示データを４ビット或いは８ビツトに切り換えら
れるパラレルビット選択機能を有し、駆動回路の転送ス
ピードを越える性能を要求される場合には、８ビツトパ
ラレルデータを選択し、転送スピードの緩和が成される
様に構成することにより汎用性のあるインターフェース
回路を堤供するものである。

〔実施例〕

次に、本発明の−実らお例について説明する。

第１図は本発明の一実施例を示す回路図であり、第２図
は上記第１図の動作説明を補足するためのタイミング図
である。

第１図において、Ｈｓｙｃは水平同期信号、Ｖｓｙｃは
垂直同月信号、ＣＫはドツトクロック信号、ＲＤ、ＣＤ
、ＢＤは各々赤、緑、青色の表示データである。これら
のＨｓｙｃ、ＶＳｙｃ、ＧＫ、　　ＲＤ、　ＣＤ。

ＢＤは、ＣＲＴディスプレイ装置へのインターフェース
信号と同等のものである。１はドツトクロックＣＫをカ
ウントしてＸ軸方向の表示位置を調整するＸ他表示位置
調整回路、４は水平同期信号ＨｓｙｃをカウントしてＹ
軸方向の表示位置を調整するＹ軸表示位置調整回路、３
は前記Ｘ軸及びＹ軸表示位置調整回路１．４の出力とド
ツトクロア・りＣＫを入力とするＡＮＤ回路、６は前記
ＡＮＤ回路３の出力であるクロック信号Ｐ１を１７８分
周するための１７８分周回路、７は前記１７８分周回路
６の出力Ｐ２を更に分周して、前記Ｘ他表示位置調整回
路１をリセットするリセット信号Ｐ３を発生する発生す
るための分周回路、１０．　ＩＬ　１２は赤。

緑、青色の表示データをシフトするためのシフトレジス
タとシフトレジスタの出力を一時的にラッチするための
ラッチ回路よりなる各々のＳ／Ｐ変換回路である。

２１は前記、Ｐ２の最初のパルス信号によって、セット
するためのセット・リセットフリップフロップ回路であ
る。１６と１７は前記Ｙ軸表示位置調整回路４の出力Ｔ
２が“Ｈ”に立上がった時、セ。

トバルス信号Ｐ、を発生するためのＤ型フリップフロッ
プ回路及びＮＯＲ回路である。１８は前記セントパルス
信号Ｐ、によってセット出力を発生するためのフリップ
フロップ回路、４７．４８は前記フリップフロップ回路
１８の出力を遅延させるためのＤ型フリップフロップ回
路である。前記り型フリップフロップ回路４８の出力Ｆ
ＲＭは、フレーム信号である。２０は前記フレーム信号
ＦＲＭの信号を１ノ２分周するためのフリップフロップ
回路である。

フリップフロップ回路２０の出力は、液晶の交流化駆動
信号Ｍである。ＬＫは、Ｘ！ｉｌＩ駆動回路に転送され
た表示データをＸ軸駆動回路に内蔵されたラッチ回路の
ラッチ信号である。２７は前記ＡＮＤ回路２２のクロッ
クパルス信号Ｐ、。を１／２分周するフリ、ブフロノプ
回路である。２８は前記フリップフロップ回路２７の出
力をクロック信号とする４進リングカウンタである。５
４．５ｓ、ｓｆｉはカラー表示データ赤、緑、青のデー
タを、スイッチＳ　Ｗ　＋　をＯＮすることによって反
転するための排他的論理和回路である。５７．５８は４
ビツトパラレルで表示データを時分割的に出力するため
の上側用駆動回路の表示データのスイッチング回路と下
側用駆動回路の表示データのスイッチング回路である。

６０．５９は８ビツトパラレルで表示データを時分割的
に出力するための上側用駆動回路の表示データのスイッ
チング回路と下側用駆動回路の表示データのスイッチン
グ回路である。ＳＷ２は前記４ビフト或いは、８ビツト
パラレル出力によって駆動回路に出力するかを選択する
ための選択スイッチである。

次に、本発明の一実施例第１図の動作について説明する
。

Ｘ他表示位置調整回路ｌは、水平同期信号Ｈｓｙｃが人
力されるとドツトクロックＣＫのカウントを開始する。

このカウント値が、表示データのブランキング期間の設
定値と一敗すると、前記Ｘ他表示位置調整回路１の出力
Ｔ、は“Ｈ”に立上がる。

このブランキング期間の設定は、ディジタルスイッチな
どの外部設定手段によって１ド、ト単位で調整可能であ
る。

“Ｙ軸表示位置調整回路４は、垂直同期イ３号Ｖｓｙｃ
が入力されると水平同期信号Ｈｓｙｃのカウントを開始
する。このカウント値が、表示データのＹ軸方向におけ
るブランキング期間の設定値を一敗すると、前記Ｙ他表
示位置調整回路４の出力Ｔ２は“Ｉ（”に立上がる。こ
のブランキング期間の設定は、上記と同様にディジタル
スイッチなどの外部設定手段によってｌドツト星位で調
整可能である。

前記Ｘ軸及びＹ軸位置調整回路の出）］Ｔ、とＴ２が共
に“Ｈ”に立上がった時、表示起点（ホームポジション
）となり、ＡＮＤ回Ｆｌｆｉ３より、クロノクイ３号Ｐ
、が出力される。クロノクイ２号Ｐ１　は、１７８分周
回路６及びＳ／Ｐ変換回路＋０．１１．１２に内蔵され
たシフトレジスタのシフトクロックとして入力される。

表示データＲＤ、ＧＤ、ＢＤは、排他的論理和回路５４
．５５．５６によって反転されてシフトクロック毎に、
シフトされる。

１７８分周回路６の７ｒ、１発註の出力Ｐ２はフリップ
フロップ回路２１をセットする。それ故に、ＡＮＤ回路
２２はクロック信号Ｐ、。の出力を開始する。

ＳＷ２がＯＦＦされている時、スイッチング回路５１よ
りゲートθ〜されているので、１７２分周回路のフリッ
プフロップ回路２７によって分周され、４進リングカウ
ンタ２８のクロックとして入力される。

４進リングカウンタ２８は、ＮＯＲ回路２９の出力をデ
ータとしている。４進リングカウンタ２８は、スイッチ
ング制御信号Ｐｓ、Ｐｂ、Ｐ、を時分割１的に発生し、
スイッチング回路５７．５８．５９．６０を時分割にス
イッチングＯＮＬ、て表示データｔＪＤＩ　−ＵＤ、、
ＬＤ１〜Ｌ　Ｄ　ａ、　Ｕ　Ｄ　ｓ〜ＵＤ、、ＬＤＳ〜
ＬＤｓをパラレルに出力する。更に、クロック信号Ｐ１
゜は、フリップフロップ回路２３によって１７２分周さ
れ、パラレルデータのシフトクロック信号ＳＫを出力す
る。フリップフロップ回路２３は、４進リングカウンタ
２８のデータをインバータ３０によって反転しり信号に
よってリセットされるので、クロック信号Ｐ、。の８ク
ロック人力で、パラレルデータのシフトクロック信号Ｓ
Ｋを３クロツク出力する。１／８分周回路６の出力Ｐ２
は、スイッチング回路５３によって、ゲートＯＮされて
いるのでＳ／Ｐ変換回路１０゜１１．１２に内蔵されて
いるラッチ回路のランチ信号となり、シフトされたデー
タをクロック信号Ｐ。

の８発毎にラッチする。

前記、Ｓ／Ｐ変換回路１０．１１．１２の出力は、Ｒ，
Ｇ。

Ｂ（赤、緑、青）の混色表示データとするため、スイッ
チング回路５７．５８に交互に、１ビット重位に入力さ
れる。スイッチング回路５７は、上側表示データＵＤＩ
　〜ＵＤ４．スイッチング回路５８は、下側表示データ
ＬＤＩ　〜ＬＤ、にグループ化されて出力される。

カラー表示データＲＤ、ＧＤ、ＢＤは、各々１ビツト目
から交互にスイッチング回路５７．５Ｂに入力されてい
る。それ故に、表示データは、…１記４進リングカウン
タｌ１ｌＪ路２８の出力Ｐｑ、Ｐｂ、Ｐｔ；こよって時
分割的に出力されるので、スイッチング回路５７は（Ｒ
＋、ａｌｌＧｇ、Ｒ３）　　（Ｂｚ、Ｇ＋　−）　　−
の出力を発生する。また、スイッチング回路５８は、５
７と同一タイミングによって、表示データＬ　Ｄ　＋〜
Ｌ　Ｄ　ａに、（Ｇ＋、Ｒｚ、ＢＺ、Ｇ３）（Ｒ−、Ｂ
ａ・−・）の出力を発生する。（☆注、数字は何ビット
目のデータかを示している。）以上が４ビツトパラレルで、上側駆動回路及び下側駆動
回路に表示データを転送する方式である。

次に、スイッチＳＷ２をＯＮシた場合について説明する
。この時、８Ｌ−′ソトパラレル出力モードとなり、ス
イッチング回路５９及び６０がＸＡ択され、アクティブ
状態となり、上側表示データＵＤ、〜ＵＤ８及び下側表
示データＬＤｌ−ＬＤ、を時分割的に出力する。前記、
１７８分周回路６の出力Ｐ２は、フリップフロップ回路
５２によって１ノ２分周され、スイッチング回路５３を
経てＳ／Ｐ変換回路＋０゜１１．１２にランチ信号とし
て入力される。それ故に、Ｓ／Ｐ変換回路１０．１１．
１２は、１６ビノトの表示データをラッチする。一方、
ＡＮＤ回路２２の出力Ｐ１゜は、フリップフロップ回路
５０によって１７２分周され、スイッチング回路５１を
経て、前記と同（袈にフリップフロ、プ回路２７により
分周され４進リング力ウンタ回路２８を動作させ、フリ
ップフロ、ブ回８２３より表示データのシフトクロック
ＳＫを出力する。

スイッチング回路５９．６０は前記Ｓ／Ｐ変換回路１０
，１１．１２の１６ビノト表示データを交互にｌビット
毎に入力している。スイッチング回路６ｏは、上側表示
データＵＤ、〜ＵＤ、、　　スイッチング回路５９は。

下側表示データＬＤ１〜Ｌ　Ｄ　ｇにグループ化されて
出力される。Ｓ／Ｐ変１桑回路１０．１１．１２のカラ
ー表示データＲＤ、ＧＤ、ＢＤは、前記と同様に、各々
ｌビット目から交互にスイッチング回ｙ３６ｏ、ｓ９に
入力されてシする。それ故に表示データは、前記４進リ
ング力ウンタ回路２８の出力Ｐｓ、Ｐｈ、Ｐｙによって
時分割的に出力されるので、スイッチング回路６０は（
ＲＬ　Ｂ　Ｉ＋　Ｇ２．　Ｒ３＋　Ｂ、、　Ｇ４．　Ｒ
５，ＢＳ　）。

（Ｇ　ｂ、　Ｒ？＋　Ｂ　？、　Ｇ　ｓ　−）　　の出
力を発生する。又、スイッチング回路５９は、６０と同
一タイミングによって、表示デ〜りに（Ｇ１．　Ｒ２，
Ｂ２＋　Ｂ：１．　Ｒａ、　Ｂｍ。

ＧＳ、　Ｒ６）、　（Ｂａ、　Ｇｙ、　Ｒｓ−）−の出
力を発生する。（☆ン王、数字は何ビット目のデータか
を示している。）次に、液晶表示装置へのタイミング信号について説明す
る。

Ｙ軸表示位置調整回路４の出力Ｔ２が“１１”に立上が
るとインバータ５によって反転され、Ｄ型フリップフロ
ップ回路１６とＮＯＲ回路１７によって七ノドパルスＰ
、を発生し、フリップフロップ同化１８をセットする。

そして、前記１７８分周回路６のクロック信号Ｐ２は、
分周回路７によってカウントされ、Ｘ軸方向の表示デー
タが入力されるまでカウント（例えば７００カウントフ
した後、Ｄ型フリップフロップ回路９とＮ　ＯＲ回路８
により、リセット信号Ｐ３を発生し、Ｘ軸表示位置調整
回路１．１／８分周回路６゜分周回路７及び、フリップ
フロップ回路１８をリセットする。このリセット信号Ｐ
３は、前記ＸＷ電極駆動回路Ｘドライバ）に内蔵された
ラッチ回路のラッチ信号ＬＫ及び、Ｙ電極駆動回路（Ｙ
ドライバ）に内蔵されたソフトレジスタのシフトクロ７
りＹＳＣＬとなる。前記、フリップフロップ回路１８の
出力は、Ｄ型フリップフロ・レプ回路４７．４８によっ
て遅延されフレーム１３号ＦＲＭを出力し、Ｙ電極駆動
回路（Ｙ）ライム）のスキャニング開始データとなる。

前記、フレーム信号ＦＩ？Ｍは、Ｉ／２分周回路２０に
よって分周され、フレーム毎に、駆・助電圧の極性が反
転する様に、交流化駆動信号Ｍを発生し、ＸＴＬ極及び
Ｙ電極駆動回路に出力する。

以上、述べたように、スイッチＳＷ、をＯＮすることに
よって、８ビツトパラレルモードになり、ＯＦＦするこ
とにより４ビツトパラレルモードに選択が可能となる。

スイッチＳＷ、をＯＮすることｌこより、表示データが
反転され、ＮＥＧＡ表示となり、ＯＦＦすることにより
ｐｏｓｉ表示が可能となる。

第２図のタイミング図において、（Ａ）はＸ軸及びＹ軸
表示位置調整回路の出力Ｔ、及びＴ２のタイミングを示
している。（Ｂ）はクロック信号Ｐ１及びＰ、のタイミ
ング、（Ｃ）はスイッチング制御信号Ｐ　ｓ、　Ｐ　ｈ
、　Ｐ　？及び表示データＵＤｏ〜ＵＤ３゜ＬＤｏ＝Ｌ
Ｄ３のタイミング、（Ｄ）は液晶表示装置の駆動回路へ
のタイミング信号であるシフトクロックＣＰ、　ラッチ
クロックＬＫフレーム信号ＦＲＭ、交流化駆動信号Ｍの
タイミングをそれぞれ示している。

第３図は、本発明でカラー表示した場合のカラー液晶パ
ネルの電極構成の一実施例を示している。

第３図において、Ｙ軸電極駆動回路６１は、走査駆動信
号を発生し、Ｙ軸電極Ｙ、、Ｙ２−Ｙ、を順次駆動する
ための駆動回路、Ｘ電極駆動回路６２．６４は、各々上
側及び下側の接続端子によりＸ電極を奇数、偶数番に分
シ１して駆動する回路である。フラットパネル６３のＸ
電極は、着色カラーフィルタにより、左端よりＲ，Ｇ、
Ｂ　（赤、緑、青色）に着色されている。Ｕ　Ｄ　＋　
〜ＵＤ、とＬＤ、−ＬＤ４は、Ｘ電（瓢駆動回路６２．
６４への２系統の４ビツトパラレルのデータ信号である
。上記した）ｐに、ＵＤ、〜Ｕ　Ｄ　ａとＬＤ、−ＬＤ
４は、左端より（Ｒ１゜Ｂ１．　Ｇ２＋　Ｒ３）　（Ｂ
ｆｆ、　０４−）の信号を入力し、ＬＤ１〜ＬＤ、は、
左端より　（Ｇ１．　Ｇ２．　ＢＬ　Ｇｚ）（Ｒ４，Ｂ
＝−１の信号を入力する。

電極の着色配列性は、本実）１例に限定されるものでは
ない。第４図は、４ビツトパラレルモードの場合のシス
テム構成例を示したものである。

第４図において、パーソナルコンビューク８０からのセ
パレートビテ゛オ信号は、インターフェース回路８１に
入力される。インターフェース＠路８１は、Ｘ電極駆動
回路８２．８４とＸ電極駆動回路８５に、タイミング信
号、ＳＫ、ＬＫ、Ｍ、Ｆｌｌｌｌ及び表示データＵＤ、
〜ＵＤ、、ＬＤ、〜ＬＤ、を出力し、カラーパネル８３
を駆動する。これにより、よりヌく本発明の理解ができ
るものである。

〔発明の効果〕

以上、述べたように、本発明によれば、ＣＲＴディスプ
レイ装五のビデオ（３号を用いて、リアルタイム処理す
ることにより、液晶表示装置等のフラット・ディスプレ
イの表示データ及びタイミンク信号に変換するため、■
フレームバッファメモリを必要としない。それ故に、小
型、低価格の表示ディスプレイ端末をゲートアレイＩｃ
化によって製作可能となった。、２従笑、／λ在し；か
ったカラー表示用のインターフェース回路が供給できる
ようになり、ＣＲＴディスプレイｆｆｆｆ１にダイレク
トに代替することができるため、表示装置の魅力を増す
ことができた。■パラレル表示データビットを容易に４
ビツト又は８ビツトに選択することができるので、転送
スピードの許容できる範囲で４ビツト又は、８ビツトパ
ラレルの駆動回路を選択することができるので汎用性が
極めて高まった。

そのため、従来４ピントの駆動回路は使用できなかった
が、パラレルに２個用いて、８ピント構成することによ
り使用可能になった。■従来と同一構成の駆動回路をそ
のまま用いることができるので、カラー専用の駆動回路
を開発する必要が無くなった。等の多大な効果を有する
ものである。

そして、本発明はＭＳＩ及びＭＩＭなどの非線型抵抗素
子を内蔵したアクティブマトリフクス、ＴＰＴパネルの
様に、スイッチングトランジスタ内蔵のアクティブ、マ
トリックス、スメクティノク液晶パネルなどの記憶性を
有する強誘電性液晶パネルに関しては、ブランキング期
間においても画素に記ｔａ性を持っているこれらの新型
液晶パネルに特に効果を有するものである。尚、本発明
は４ビツトと８ビツトの切り換えについてのみ記述した
が、その他のビット例えば８ビツトから１６ビツトの切
り換え等にも通用されるので、これに限定されるもので
はない。

また、液晶以外の素子にも適用し得ることは勿論である
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図（、Ａ
　）〜（Ｄ）は第１図のタイミングを示すための図、第
３図はカラー液晶パネルの一実施例の電極構成図、第４
図はンステム構成を示すブロック図。ｌ・・・Ｘ軸表示位置調整回路２・・・Ｙ軸表示位置調整四Ｎ３３・・・ＡＮＤ＠路６・・・１／８分周回路７・・・分周回路９　、１６．４７．４８　　・　・　・Ｄ型フリ、プフ
ロノプ回品１０、１１．１２・・・Ｓ／Ｐ変換回路１Ｂ
、２１，２３．２７，５０．５２　　・・・フリップフ
ロップ回路２８・・・４進リングカウンタ５１．５２，５７，５８，５９．６０　　・・・スイッ
チング回路Ｓ　Ｗ　＋　、　Ｓ　Ｗ　ｚ　　・・　・ス
イッチ以上出願人　セイコー電子工業株式会社 −＾１、−ｍ−」−一一− Ｂ）ｐ３＋＋−一一ルーーーーーーーー」［−一一一−Ｃ）本発明の一穴元イデＪ１示すタイミン７図第２図木売ｇ目−−大方巴１ダリをホ丁り１ミシ７Ｖ第２図第３図第４図

Claims

【特許請求の範囲】

ビデオ信号を受けて、表示装置を動作させるための表示
データ信号及びタイミング信号を発生する表示装置のイ
ンターフェース回路において、Ｒ、Ｇ、Ｂのカラー表示
データをパラレル信号に変換するためのＳ／Ｐ変換回路
と、前記Ｓ／Ｐ変換回路の出力をＲ、Ｇ、Ｂの各ビット
毎に混色データとするための混色配色手段を施し、前記
、混色データを第１のパラレルなビットで時分割的にス
イッチングする第１のスイッチング回路群と、前記、混
色データを第２のパラレルなビットで時分割的にスイッ
チングするための第２のスイッチング回路群を有し、前
記第１及び第２のスイッチ回路群の動作を選択するため
のパラレルビット選択機能を有することを特徴とする表
示装置のインターフェース回路。