JPH0115261Y2 - - Google Patents
Info
- Publication number
- JPH0115261Y2 JPH0115261Y2 JP16610784U JP16610784U JPH0115261Y2 JP H0115261 Y2 JPH0115261 Y2 JP H0115261Y2 JP 16610784 U JP16610784 U JP 16610784U JP 16610784 U JP16610784 U JP 16610784U JP H0115261 Y2 JPH0115261 Y2 JP H0115261Y2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- primary color
- row
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は液晶（LCD）素子や発光ダイオード
（LED）素子等からなるカラーマトリツクスパネ
ルを使用した表示装置を対象とする。
（LED）素子等からなるカラーマトリツクスパネ
ルを使用した表示装置を対象とする。
(ロ) 従来の技術
最近では、カラーLCDマトリツクスパネル
（以下、単にカラーLCDパネルと言う）を使用し
た液晶テレビの開発が盛んに行なわれており、例
えば雑誌「日経エレクトロニクスNo.351」（昭和59
年９月10日発行）の第211頁〜第240頁にその一例
が紹介されている。
（以下、単にカラーLCDパネルと言う）を使用し
た液晶テレビの開発が盛んに行なわれており、例
えば雑誌「日経エレクトロニクスNo.351」（昭和59
年９月10日発行）の第211頁〜第240頁にその一例
が紹介されている。
このような液晶テレビに使用されるマトリツク
スパネル表示装置は概ね第６図のように構成され
ており、１は三原色表示素子Ｒ，Ｇ，Ｂが水平
（行）及び垂直（列）方向に繰返し配列されたカ
ラーLCDパネル、２はこのパネルの各１行分を
順次選択して行くシフトレジスタからなる行ドラ
イバ回路、３はその選択された行の各表示素子に
対応する三原色信号を印加して行く列ドライバ回
路であり、シフトレジスタ４とサンプルホールド
回路５から構成されている。また、６は水平、垂
直各同期パルスHS及びVSを基準として上記各ド
ライバ回路２，４に供給するスタートパルス
ST1，ST2や行方向の駆動クロツクCPを作成する
タイミングパルス作成回路、７はパラレルに入力
される三原色信号Ｒ，Ｇ，Ｂを上記パルスHS及
びCPによつて順次一つづつ導出させる色信号切
換回路である。
スパネル表示装置は概ね第６図のように構成され
ており、１は三原色表示素子Ｒ，Ｇ，Ｂが水平
（行）及び垂直（列）方向に繰返し配列されたカ
ラーLCDパネル、２はこのパネルの各１行分を
順次選択して行くシフトレジスタからなる行ドラ
イバ回路、３はその選択された行の各表示素子に
対応する三原色信号を印加して行く列ドライバ回
路であり、シフトレジスタ４とサンプルホールド
回路５から構成されている。また、６は水平、垂
直各同期パルスHS及びVSを基準として上記各ド
ライバ回路２，４に供給するスタートパルス
ST1，ST2や行方向の駆動クロツクCPを作成する
タイミングパルス作成回路、７はパラレルに入力
される三原色信号Ｒ，Ｇ，Ｂを上記パルスHS及
びCPによつて順次一つづつ導出させる色信号切
換回路である。
なお、一般にカラーLCDパネル１の三原色表
示素子Ｒ，Ｇ，Ｂは、モノクロームの液晶素子と
その前方に配置されるカラーフイルタの組合せ対
から構成されている。
示素子Ｒ，Ｇ，Ｂは、モノクロームの液晶素子と
その前方に配置されるカラーフイルタの組合せ対
から構成されている。
前記色信号切換回路７はLCDパネル１の各１
行分の表示素子に対応する順序で三原色信号Ｒ，
Ｇ，Ｂをシリアルに導出して行くが、上記表示素
子の配列順序が図示のように１行毎に変化してい
る場合には、上記切換回路７からの三原色信号の
導出順序もそれに従つて１行毎に切換えて行く必
要がある。このため、図示の如き配列のLCDパ
ネル１を使用する場合には、従来は、色信号切換
回路７を第７図のように２個の３進（３段）のリ
ングカウンタ８，９とその各段の出力に応答して
開閉される多数のアナログスイツチS1〜S12によ
つて構成していた。
行分の表示素子に対応する順序で三原色信号Ｒ，
Ｇ，Ｂをシリアルに導出して行くが、上記表示素
子の配列順序が図示のように１行毎に変化してい
る場合には、上記切換回路７からの三原色信号の
導出順序もそれに従つて１行毎に切換えて行く必
要がある。このため、図示の如き配列のLCDパ
ネル１を使用する場合には、従来は、色信号切換
回路７を第７図のように２個の３進（３段）のリ
ングカウンタ８，９とその各段の出力に応答して
開閉される多数のアナログスイツチS1〜S12によ
つて構成していた。
(ハ) 考案が解決しようとする問題点
しかしながら、上記従来回路では、多数のアナ
ログスイツチを必要とするため、コストアツプに
つながり、しかも、装置の小型化、低消費電力化
を妨げる原因となつていた。そこで、本考案では
このような諸欠点を解消したカラーマトリツクス
パネル表示装置の色信号切換回路を提供すること
を課題としている。
ログスイツチを必要とするため、コストアツプに
つながり、しかも、装置の小型化、低消費電力化
を妨げる原因となつていた。そこで、本考案では
このような諸欠点を解消したカラーマトリツクス
パネル表示装置の色信号切換回路を提供すること
を課題としている。
(ニ) 問題点を解決するための手段
本考案では、カラーマトリツクスパネルの行方
向の駆動クロツクをカウントするプリセツト可能
な３進の第１カウンタと、水平同期パルスをカウ
ントしそのカウント値を前記第１カウンタにプリ
セツトする第２カウンタと、パラレルに入力され
る三原色信号を前記第１カウンタの出力に応じて
シリアルに導出して行くスイツチ手段によつて色
信号切換回路を構成している。
向の駆動クロツクをカウントするプリセツト可能
な３進の第１カウンタと、水平同期パルスをカウ
ントしそのカウント値を前記第１カウンタにプリ
セツトする第２カウンタと、パラレルに入力され
る三原色信号を前記第１カウンタの出力に応じて
シリアルに導出して行くスイツチ手段によつて色
信号切換回路を構成している。
(ホ) 作用
本考案の上記構成に依れば、第１カウンタは、
その初期値が１水平期間毎即ちマトリツクスの１
行毎に変更され、以後、駆動クロツクの到来によ
りカウント値が上記初期値から変化して行くの
で、この第１カウンタの出力によつて決まるスイ
ツチ手段からの三原色信号の導出順序が１行毎に
切換わつて行く。
その初期値が１水平期間毎即ちマトリツクスの１
行毎に変更され、以後、駆動クロツクの到来によ
りカウント値が上記初期値から変化して行くの
で、この第１カウンタの出力によつて決まるスイ
ツチ手段からの三原色信号の導出順序が１行毎に
切換わつて行く。
(ヘ) 実施例
第１図は本考案による色信号切換回路７の一実
施例を示しており、１１は第６図のタイミングパ
ルス作成回路６から出力される行方向の駆動クロ
ツクCPをカウント入力とし、水平同期パルスHS
をプリセツト入力とするプリセツト可能な３進
（３段）のリングカウンタからなる第１カウンタ
である。１２Ｒ，１２Ｇ，１２Ｂはこのカウンタ
の各段の出力Qa1〜Qa3によつて開閉されるアナ
ログスイツチであり、この各アナログスイツチに
カラー画像を表わす三原色信号Ｒ，Ｇ，Ｂがそれ
ぞれ入力される。また、１３は前記水平同期パル
スHSをカウントする３段のリングカウンタから
なる第２カウンタであり、その各段の出力が前記
第１カウンタ１１のプリセツト入力として印加さ
れる。その際、第２カウンタ１３の初段、中段、
終段の各出力Qb1，Qb2，Qb3がこの順に第１カ
ウンタ１１の上位桁、中位桁、下位桁の各入力端
子に導かれるように接続されている。
施例を示しており、１１は第６図のタイミングパ
ルス作成回路６から出力される行方向の駆動クロ
ツクCPをカウント入力とし、水平同期パルスHS
をプリセツト入力とするプリセツト可能な３進
（３段）のリングカウンタからなる第１カウンタ
である。１２Ｒ，１２Ｇ，１２Ｂはこのカウンタ
の各段の出力Qa1〜Qa3によつて開閉されるアナ
ログスイツチであり、この各アナログスイツチに
カラー画像を表わす三原色信号Ｒ，Ｇ，Ｂがそれ
ぞれ入力される。また、１３は前記水平同期パル
スHSをカウントする３段のリングカウンタから
なる第２カウンタであり、その各段の出力が前記
第１カウンタ１１のプリセツト入力として印加さ
れる。その際、第２カウンタ１３の初段、中段、
終段の各出力Qb1，Qb2，Qb3がこの順に第１カ
ウンタ１１の上位桁、中位桁、下位桁の各入力端
子に導かれるように接続されている。
ここで、例えばテレビジヨン信号の場合の１水
平期間内の有効映像区間を50μsecとし、LCDパ
ネル１（第６図）の１行分の表示素子数を240と
すると、前記クロツクCP1は水平同期パルスHS
に同期した4.8MHzのパルスであり、また、第１
第２カウンタ１１，１３に与えられるスタート
（カウントイネーブル）信号には、第６図のタイ
ミングパルス作成回路６で作成されるスタートパ
ルス（１垂直期間内の映像信号区間の始端に対
応）が使用される。
平期間内の有効映像区間を50μsecとし、LCDパ
ネル１（第６図）の１行分の表示素子数を240と
すると、前記クロツクCP1は水平同期パルスHS
に同期した4.8MHzのパルスであり、また、第１
第２カウンタ１１，１３に与えられるスタート
（カウントイネーブル）信号には、第６図のタイ
ミングパルス作成回路６で作成されるスタートパ
ルス（１垂直期間内の映像信号区間の始端に対
応）が使用される。
したがつて、上記スタートパルスST1によつて
第１第２カウンタ１１，１３がイネーブル状態に
なつてから、３個の水平同期パルスHSが到来す
るまで、即ち、LCDパネル１の１〜３行目が駆
動される場合について、上記カウンタ１１，１３
の各段の出力の状態を示すと、第２図のようにな
る。同図に於いて、第１カウンタ１１の「初期
値」とは、第２カウンタ１３の出力がプリセツト
された直後での各段の出力の状態であり、また
「クロツクNo.１」はその初期状態からクロツクCP
が１個到来したときの出力状態を表わしており、
その他についても同様である。
第１第２カウンタ１１，１３がイネーブル状態に
なつてから、３個の水平同期パルスHSが到来す
るまで、即ち、LCDパネル１の１〜３行目が駆
動される場合について、上記カウンタ１１，１３
の各段の出力の状態を示すと、第２図のようにな
る。同図に於いて、第１カウンタ１１の「初期
値」とは、第２カウンタ１３の出力がプリセツト
された直後での各段の出力の状態であり、また
「クロツクNo.１」はその初期状態からクロツクCP
が１個到来したときの出力状態を表わしており、
その他についても同様である。
それゆえ、この第２図及びこの場合の動作波形
を示す第３図から判るように、前記LCDパネル
１の１行目の駆動時は第１図の出力ライン１４に
三原色信号がＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，…の順に
導出され、２行目の駆動時にはＢ，Ｒ，Ｇ，Ｂ，
Ｒ，Ｇ，…の順に、更に３行目ではＧ，Ｂ，Ｒ，
Ｇ，Ｂ，Ｒ，…の順にそれぞれ導出され、以下、
同様に繰り返されて行く。従つて、上記パネル１
上の表示素子の配列順序と一致する訳である。
を示す第３図から判るように、前記LCDパネル
１の１行目の駆動時は第１図の出力ライン１４に
三原色信号がＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，…の順に
導出され、２行目の駆動時にはＢ，Ｒ，Ｇ，Ｂ，
Ｒ，Ｇ，…の順に、更に３行目ではＧ，Ｂ，Ｒ，
Ｇ，Ｂ，Ｒ，…の順にそれぞれ導出され、以下、
同様に繰り返されて行く。従つて、上記パネル１
上の表示素子の配列順序と一致する訳である。
なお、このようにして上記出力ライン１４に順
番に導出された三原色信号は第６図のサンプルホ
ールド回路５でサンプリングされてLCDパネル
１の各列の電極リードに印加される。その際、上
記サンプルホールド回路５は、前記クロツクCP
に同期してシフトレジスタ４から出力されるサン
プリングパルスQ1，Q2，Q3…（第５図参照）の
立下りタイミングでサンプリング動作する。そこ
で、第１図の第１カウンタ１１には、例えば第４
図の如く２個のインバータ１５，１６とCR積分
回路１７の組合せによる簡単な遅延回路によつて
前記クロツクCPを少許遅延させて得るクロツク
CP′を供給するようにするのが望ましい。このよ
うにすれば、第１図の色信号切換回路７から出力
される三原色信号Ｒ，Ｇ，Ｂと前記サンプリング
パルスQ1，Q2，Q3…との各位相関係は第５図の
ようになり、上記各信号Ｒ，Ｇ，Ｂが切換わつて
充分安定した時点でサンプリングが行なわれ好都
合である。
番に導出された三原色信号は第６図のサンプルホ
ールド回路５でサンプリングされてLCDパネル
１の各列の電極リードに印加される。その際、上
記サンプルホールド回路５は、前記クロツクCP
に同期してシフトレジスタ４から出力されるサン
プリングパルスQ1，Q2，Q3…（第５図参照）の
立下りタイミングでサンプリング動作する。そこ
で、第１図の第１カウンタ１１には、例えば第４
図の如く２個のインバータ１５，１６とCR積分
回路１７の組合せによる簡単な遅延回路によつて
前記クロツクCPを少許遅延させて得るクロツク
CP′を供給するようにするのが望ましい。このよ
うにすれば、第１図の色信号切換回路７から出力
される三原色信号Ｒ，Ｇ，Ｂと前記サンプリング
パルスQ1，Q2，Q3…との各位相関係は第５図の
ようになり、上記各信号Ｒ，Ｇ，Ｂが切換わつて
充分安定した時点でサンプリングが行なわれ好都
合である。
(ト) 考案の効果
本考案の色信号切換回路に依れば、必要とする
スイツチ手段の個数が非常に少ないので安価に実
現でき、しかも、その各スイツチ手段が同時に導
通しないこととも相埃つて消費電力が極めて少な
く、更に表示装置の小型化にも寄与する。
スイツチ手段の個数が非常に少ないので安価に実
現でき、しかも、その各スイツチ手段が同時に導
通しないこととも相埃つて消費電力が極めて少な
く、更に表示装置の小型化にも寄与する。
第１図〜第５図は本考案の一実施例に係り、第
１図はその要部を示す回路ブロツク図、第２図は
動作説明のための図、第３図は動作タイミングを
示す図、第４図は第１図の回路に付加して使用す
る回路を示す図、第５図は第１図の回路の出力信
号とサンプリングパルスの位相関係を示す図であ
る。第６図はカラーマトリツクスパネル表示装置
の概略構成を示す回路ブロツク図、第７図はこの
装置に使用される従来の色信号切換回路を示す回
路ブロツク図である。 １１……第１カウンタ、１３……第２カウン
タ、１２Ｒ，１２Ｇ，１２Ｂ……アナログスイツ
チ（スイツチ手段）。
１図はその要部を示す回路ブロツク図、第２図は
動作説明のための図、第３図は動作タイミングを
示す図、第４図は第１図の回路に付加して使用す
る回路を示す図、第５図は第１図の回路の出力信
号とサンプリングパルスの位相関係を示す図であ
る。第６図はカラーマトリツクスパネル表示装置
の概略構成を示す回路ブロツク図、第７図はこの
装置に使用される従来の色信号切換回路を示す回
路ブロツク図である。 １１……第１カウンタ、１３……第２カウン
タ、１２Ｒ，１２Ｇ，１２Ｂ……アナログスイツ
チ（スイツチ手段）。
Claims (1)
- 水平方向を行方向として順次配列された三原色
表示素子の配列順序が１行毎に切換わるカラーマ
トリツクスパネルを使用した表示装置に設けら
れ、前記各表示素子に印加する原色信号を順次切
換えて導出して行く回路であつて、前記パネルの
行方向の駆動クロツクをカウントするプリセツト
可能な３進の第１カウンタと、水平同期パルスを
カウントしそのカウント値を前記第１カウンタに
プリセツトする第２カウンタと、パラレルに入力
される三原色信号の一つを前記第１カウンタの出
力に応じて順次シリアルに導出して行くスイツチ
手段とを備えてなるカラーマトリツクスパネル表
示装置の色信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610784U JPH0115261Y2 (ja) | 1984-11-01 | 1984-11-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16610784U JPH0115261Y2 (ja) | 1984-11-01 | 1984-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6181278U JPS6181278U (ja) | 1986-05-29 |
| JPH0115261Y2 true JPH0115261Y2 (ja) | 1989-05-08 |
Family
ID=30723943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16610784U Expired JPH0115261Y2 (ja) | 1984-11-01 | 1984-11-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0115261Y2 (ja) |
-
1984
- 1984-11-01 JP JP16610784U patent/JPH0115261Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6181278U (ja) | 1986-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4822142A (en) | Planar display device | |
| JP3243932B2 (ja) | アクティブマトリクス表示装置 | |
| US4758831A (en) | Matrix-addressed display device | |
| JPS60257497A (ja) | 液晶表示装置の駆動方法 | |
| US4556880A (en) | Liquid crystal display apparatus | |
| WO2001046938A2 (en) | Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device | |
| JP3202384B2 (ja) | 表示装置の駆動回路 | |
| JPH0766249B2 (ja) | 液晶表示装置の駆動方法 | |
| KR19980081010A (ko) | 평면표시장치 및 표시방법 | |
| US5990979A (en) | Gamma correction circuit and video display apparatus using the same | |
| JPH09101763A (ja) | 画像表示装置の駆動回路 | |
| EP0273995B1 (en) | Planar display device | |
| JPH03132789A (ja) | 画像拡大表示装置 | |
| US5929925A (en) | Display device for displaying images with different aspect ratios and/or positions | |
| JP2913612B2 (ja) | 液晶表示装置 | |
| JP2512297B2 (ja) | カラ−液晶表示装置のインタ−フエ−ス回路 | |
| JPH0731273Y2 (ja) | カラ−マトリツクス表示装置の駆動回路 | |
| JPH0685107B2 (ja) | カラ−マトリツクスパネル表示装置の駆動方式 | |
| JPH0326549Y2 (ja) | ||
| EP0694899A1 (en) | Display device adapted to display video signals from different video standards | |
| JP2573573B2 (ja) | プラズマ表示装置 | |
| JP2674596B2 (ja) | 液晶装置及びその駆動方法 | |
| JPH04195086A (ja) | マトリクス形表示装置及びそれに用いる制御回路 | |
| JP2569594B2 (ja) | カラー画像表示回路 | |
| KR950003980B1 (ko) | 인터페이스 |