JPS63146169A - イメ−ジメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は二次元画像データを格納し処理するイメージ
メモリに関するものであり、特に、コンピュータによる
画像処理等に利用することができる。

［従来の技術］ 第５図は従来のイメージメモリの構成を示すブロック図
、第６図は従来のアドレス信号による画素の割付は状態
を示す図、第７図は画像領域内のウィンドウ領域と対象
画素との関係を示す図、第８図は従来のイメージメモリ
による対象画素とウィンドウとの位置関係を判断し処理
する工程を示すフローチャート、第９図は従来の画像演
算処理の前工程を示すフローチャートである。

第５図において、（１）はアドレスバス、（２）はアド
レスバス（１）からアドレス信号を受けて処理対象画素
のアドレスを発生するアドレス発生部、（３）は画像デ
ータを格納し処理するイメージメモリ、（４）はデータ
バス、（５）はこのイメージメモリ機構全体の制御を行
う制御部（以下ＦＣＰＵｊという）、（６）は制御用の
プログラム等を格納するメモリである。

従来のイメージメモリは上記のように構成されており、
アドレスバス（１）からのアドレス信号を受けて、アド
レス発生部（２）でアドレスに修飾を加えたり、或いは
、アドレスバス（１）とデータバス（４）とを共用する
場合等は、アドレス信号をラッチしたりしている。そし
て、イメージメモリ（３）に格納された画像データは、
アドレス発生部（２）からのアドレス信号でアクセスさ
れ、データバス（４）との間でデータの入出力を行なう
。このイメージメモリ機構全体の制御は、メモリ（６）
内の画像処理プログラムに従って処理が行なわれている
。また、このメモリ（６）には上記プログラムの他に、
イメージ以外のデータを格納する領域も有していた。

次に、この画像処理動作について説明する。

マトリクス状に配列されたイメージメモリ（３）の画素
の位置は、その画素が格納されているイメージメモリ（
３）のアドレスと一対一に対応している。例えば、第６
図のようにハツチングで示された画素の位置を表す場合
には、アドレス信号の内容は、下位に画素の横軸方向の
座標（以下「Ｘ座標」という）を、上位に画素の縦軸方
向の座標（以下「Ｙ座標」という）を割付けることが多
い。

このような内容のアドレス信号を、アドレス発生部（２
）はイメージメモリ（３）に出力し、イメージメモリ（
３）から所定の画素をアクセスして、所望の画像処理を
していた。

ところが、実際の画像処理においては、全画像領域中の
一部分を切り出して、この領域（以下「ウィンドウ」と
いう）内で画像処理を行なうことがあった。また、処理
内容によっては、画素をｒ３Ｘ３ｊ或いは、ｆ５Ｘ５ｊ
等の少領域（以下ブロックという）として扱う場合が多
かった。

例えば、第７図は画像領域内のウィンドウ（ハツチング
部分）と対象画素をＩｒ３Ｘ３ｊのブロック処理を行な
っている場合の関係を示す。この場合に、Ａ位置のよう
にブロック全体がウィンドウ内にある場合はよいが、場
合によってはＢ位置のようにブロックの一部がウィンド
ウからはみ出す場合がある。このような場合には、ブロ
ック内の一部の画素がウィンドウからはみ出しているか
否かを検知するルーチンを、画像処理プログラム中に含
める必要があった。

即ち、第８図のフローチャートに示すように、まず、ス
テップＳ１でブロック内の初期画素Ｐを設定する。そし
て、ステップＳ２でこの初期画素Ｐがウィンドウ内か否
かを判断し、ウィンドウ外の場合には、ステップＳ３で
初期画素Ｐの読み出しを“０”とし、ステップＳ４で演
算を行なう。

一方、初期画素Ｐがウィンドウ内の場合には、そのまま
ステップＳ４で演算を行なう。続いて、ステップＳ５で
ブロック内の画素の処理が全て終了したかどうかを判断
し、未処理の画素が存在する場合には、ステップＳ６で
初期画素Ｐをブロック内で移動をさせて、再度、ステッ
プＳ２からのルーチンの処理を行なう。そして、ブロッ
ク内の画素の全ての処理が終了するまで続行する。

また、ブロック内の一部の画素がウィンドウからはみ出
しているか否かを検知する他の手段としては、予めウィ
ンドの周辺領域をクリヤする必要がある。

即ち、第９図のフローチャートに示すように、ステップ
３１１でウィンドウの上方に位置する画素をクリヤし、
ステップ３１２でウィンドウの下方に位置する画素をク
リヤし、更に、ステップＳ１３でウィンドウの左方に位
置する画素をクリヤし、ステップ８１４でウィンドウの
右方に位置する画素をクリヤしてから、ステップ５１５
でブロック内の画素の演算処理を行なうものである。

［発明が解決しようとする問題点コ 上記のような従来のイメージメモリでは、全画像領域中
の一部分の指定領域であるウィンドウ内で、しかも、画
素をブロックとして扱う画像処理を行なう場合に、ウィ
ンドウから対象画素のブロックがはみ出すことに対する
対策として特別の処理を行なう必要があった。

即ち、ブロック内の一部の画素がウィンドウからはみ出
していないかを検知するルーチンを、画像処理プログラ
ム中に含めたり、或いは、予めウィンドウの周辺領域を
クリヤする必要があった。

したがって、プログラム作成上極めて煩わしく、また、
処理ステップも増加するために、処理速度の低下の一因
にもなるという問題点があった。

そこで、この発明はかかる問題点を解決するためになさ
れたものであり、予め、ウィンドウを指定しておき、処
理対象画素がこのウィンドウ内に位置するか否かを、常
に判定をしながら、イメージメモリの入出力を自動的に
制御することができるイメージメモリを得ることを目的
とする。

［問題点を解決するための手段］ この発明にかかるイメージメモリは、二次元画像データ
を格納し処理するイメージメモリにおいて、処理対象画
素の横軸及び縦軸方向の座標を指定するアドレスを発生
する手段と、処理対象の画像領域の上限・下限を横軸及
び縦軸方向の座標として各々記録する手段と、前。記ア
ドレスと前記記録座標とを比較して判定する手段と、前
記判定結果からイメージメモリの入出力を制御する手段
とを具備するものである。

［作用］ この発明においては、ウィンドウの外周に相当する処理
対象の画像領域の上限・下限を、横軸及び縦軸方向の座
標として各、々記録手段に記録しておき、この座標とア
クセスしようとする処理対象画素の横軸及び縦軸方向の
座標を指定するアドレス発生部からのアドレスとを、比
較回路で比較し、対象画素がウィンドウ内部に位置する
か否かを判定することにより、イメージメモリの入出力
を予め自動的に制御することができる。

［実施例］ 第１図はこの発明の一実施例であるイメージメモリの構
成を示すブロック図、第２図はこの発明の一実施例のア
ドレス信号による画素の割付は状態を示す図、第３図は
この発明の一実施例の画像領域内にウィンドウ領域を指
定した状態を示す図、第４図は指定したウィンドウ領域
外に対象画素が位置した場合を示す図である。なお、図
中、（１）から（６）は上記従来例の構成部分と同一ま
たは相当する構成部分である。

第１図において、（７）は処理対象の画像領域であるウ
ィンドウの上限・下限を横軸及び縦軸方向のＸ−Ｙ座標
として各々記録する記録回路であり、この記録回路（７
）はウィンドウ上限のＹ座標記録部（７ａ）及びＸ座標
記録部（７ｂ）と、ウィンドウ下限のＹ座標記録部（７
Ｃ）及びＸ座標記録部（７ｄ）とからなっている。（８
）はアドレス発生部（２）から発生される処理対象画素
の横軸及び縦軸方向のＸ−Ｙ座標と記録回路（７）の処
理対象ウィンドウの上限・下限のＸ−Ｙ座標とを各々比
較する比較回路であり、この比較回路（８）は対象画素
のＹ座標とウィンドウ上限のＹ座標との比較器（８ａ）
及び対象画素のＸ座標とウィンドウ上限のＸ座標との比
較器（８ｂ）と、対象画素のＹ座標とウィンドウ下限の
Ｙ座標との比較器（８Ｇ）及び対象画素のＸ座標とウィ
ンドウ下限のＸ座標との比較器（８ｄ）とからなってい
る。（９）は比較回路（８）での比較結果を判定してイ
メージメモリ（３）の入出力を制御する制御回路であり
、判定器（９ａ）及びバッファ（９ｂ）とからなってい
る。

上記のように構成された、この実施例のイメージメモリ
においては、画像上の画素の位置、即ち、そのＸ−Ｙ座
標とイメージメモリ上のアドレスとの一対一の対応付け
は、基本的には従来と同様である。しかし、第２図に示
すように、Ｘ座標及びＹ座標ともにイメージメモリ全体
（以下「全体画像領域」という）をアクセスするのに必
要なビットの上位に、更に、もう１ビツトづつ附加した
もので、アドレス信号を構成している。これは、後述す
るウィンドウの大きさが全体画像領域と一致するような
場合に儀えたものであり、実際にイメージメモリ（３）
に入力されるアドレス信号は、上記のように構成したア
ドレスからＸ座標及びＹ座標の附加ビットを除去したも
のである。

以下、この実施例のイメージメモリによる画像処理動作
について説明する。

第３図でハツチングを施したウィンドウ領域を処理する
場合には、まず、ウィンドウの左上の画素Ｐ１　（×１
．ｙｌ）、右下の画素Ｐ２（ｘ２゜’ｉ／２　＞でウィ
ンドウを指定する。ＣＰＵ　（５）はアドレスバス（１
）に附加ビットを“０゛′にした画素Ｐｉ　　（Ｘｌ、
　ｙｌ　＞のアドレス信号をのせて、その上位（Ｙ座標
）、下位（Ｘ座標）を各々ウィンドウ上限のＹ座標記録
部（７ａ）及びウィンドウ上限のＸ座標記録部（７ｂ）
にラッチをする。

次に、同様にして画素Ｐ２　　（Ｘ２　、　Ｖ２　）を
各々ウィンドウ下限のＹ座標記録部（７Ｃ）及びウィン
ドウ下限のＸ座標記録部（７ｄ）にラッチする。

これら４つのラッチされた座標、ｙｌ、×１、ｙ２　、
ｘ２は夫々比較回路（８）の対象画素とウィンドウ上限
との比較器（８ａ）、（８ｂ）、対象画素とウィンドウ
下限との比較器（８Ｇ）、（８ｄ）の一方の入力となる
。

以上の動作によって、ウィンドウを定義した後のイメー
ジメモリ（３）のアクセスでは、ＣＰｔＪ（５）は任意
の画素Ｐ（Ｘ、／）のアドレス信号をアドレスバス（１
）にのせて、アドレス発生部（２）へ入力をし、アドレ
ス発生部（２）でこのアドレスを必要に応じてラッチし
たり、或いは修飾した後、附加ビットを除去してイメー
ジメモリ（３）にアドレスとして出力する。

この際に、アドレス信号は同時に、附加ビット付きで上
位（Ｙ座標）、下位（Ｘ座標）に各々分割され、Ｙ座標
は対象画素とウィンドウ上限との比較器（８ａ）、（８
ｂ）に、Ｘ座標は対象画素とウィンドウ下限との比較器
（８ｃ）、（８ｄ＞に各々入力される。比較回路（８）
ではこれらの入力と、前記記録回路（７）からの入力を
各々比較して、 ｙｌ＞’／、Ｘｉ　＞Ｘ、Ｖ２　＜７％Ｘ２　＜Ｘのと
きには、その出力を１′′とし、伯の場合には°“Ｏｐ
ｔを出力する。制御回路（９）の判定器（９ａ）は、こ
れら４つの比較回路（８ａ）。

（８ｂ）、（８ｃ）、（８ｄ＞の出力の論理和をとり、
その結果をイメージメモリ（３）のチップセレクト入力
、及びバッファ（９ｂ）のイネーブル信号とする。ここ
で、論理和が“０゛′となる場合は４つの比較回路（８
ａ＞、（８ｂ）、（８ｃ）、（８ｄ＞の出力が全て“０
゛′、即ち、×１≦Ｘ≦×２、ｙ１≦ｙ≦ｙ２ が同時に成立する場合に限定されている。

これは、アクセスした画素がウィンドウ領域内に位置し
ていることを意味している。

したがって、このときには、イメージメモリ（３）はチ
ップセレクトされ（Ｃ３＝“Ｏ″）、メモリの書き込み
及び読み出しが可能である。

一方、論理和が“１′′となる場合は、Ｘ＜Ｘｌ　、Ｘ
２　＜Ｘ、ｙ＜ｙｌ、Ｖ２　＜Ｖのうち、少なくとも１
つが成立した場合である。

これは、アクセスした画素がウィンドウ領域の外部に位
置していることを意味している。

したがって、このときには、イメージメモリ（３）はチ
ップセレクトされず（Ｃ３＝“１″）、バッフ？　（９
ｔ））がイネーブルされて、値“Ｏｎがデータバス（４
）にのる。即ち、イメージメモリの書き込みは不能とな
り、読み出しはＯｒｅとなる。

以上が、この実施例によるイメージメモリアクセス時の
動作である。

ここで、更に、第２図に示すように、Ｘ座標及びＹ座標
ともに全体画像領域をアクセスするのに必要なビットの
上位に、１ビツトづつ附加をして、アドレス信号を構成
した点について説明する。

実際上、アクセスする画素がウィンドウ外部となる場合
は、ウィンドウ内部の境界付近に対象画素があり、そこ
から相対的に画素を移動した場合に起り得る。

第４図は指定したウィンドウ領域の上辺にある対象画素
ＡＯを中心にＩ”３Ｘ３Ｊｌのブロックを構成した場合
に、ブロックの一部がウィンドウ上部外にはみ出した例
でおる。

この例の場合のように、ウィンドウの大きさは全体画像
領域と一致している場合（この場合はＹ方向）には、Ｙ
アドレスに附加ビットがないと、ウィンドウからはみ出
した画素Ａ１は、実際上はＡ２に位置付けられ、ウィン
ドウ内部の画素と判定され、画素Ａ２がサクセスされて
しまう。ところが、Ｘアドレス、Ｙアドレスに附加ビッ
トを設けておけば、第４図に示すような実メモリ空間の
４倍の仮想メモリ空間をアクセスすることになるので、
上記の例でウィンドウ上部にはみ出した画素Ａ１は、仮
想メモリ空間内の最下端Ａ３に位置付けられて、正しく
ウィンドウ外部の画素として判定される。

なお、上記の例はウィンドウ上辺に関するものでめった
が、その他の辺に対しても同様であり、Ｘアドレス、Ｙ
アドレスに附加ビットを設けて仮想メモリ空間を構成す
ることにより、ウィンドウ外部の画素が、実質的にウィ
ンドウ内部に位置付けられることを回避することができ
る。

以上の動作により、本実施例においては、全体画像領域
内のウィンドウの設定の仕方に拘ることなく、ウィンド
ウ内部の画素についてはメモリアクセスが可能であり、
ウィンドウ外部の画素については自動的に書き込みがで
きず、読み出しも“０″となる。このように、判定結果
からイメージメモリ（３）の入出力を制御する手段は、
使途に応じてイメージメモリ（３）の入出力を規制する
等の制御を行うことができる。

［発明の効果］ 以上説明したとおり、この発明のイメージメモリは、処
理対象画素の横軸及び縦軸方向の座標を指定するアドレ
ス指定手段と、処理対象の画像領域の上限・下限を横軸
及び縦軸方向の座標として各々記録する手段と、前記ア
ドレスと前記記録座標とを比較し判定する手段と、前記
判定結果からイメージメモリの入出力を制御する手段と
を有するものであるから、ウィンドウの外周に相当する
処理対象の全体画像領域と、アクセスしようとする処理
対象画素のアドレスとを比較し、対象画素がウィンドウ
内部に位置するか否かを判定することにより、イメージ
メモリの入出力を予め自動的に制御することができるの
で、画像処理プログラムにおいてウィンドウを扱う場合
に、このプログラム中で煩しい特別な前処理を行なう必
要もなく、そのための処理ステップも省くことができる
ので、画像処理速度の向上を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例であるイメージメモリの構
成を示すブロック図、第２図はこの発明の一実施例のア
ドレス信号による画素の割付は状態を示す図、第３図は
この発明の一実施例の画像領域内にウィンドウ領域を指
定した状態を示す図、第４図は指定したウィンドウ領域
外に対象画素が位置した場合を示す図、第５図は従来の
イメージメモリの構成を示すブロック図、第６図は従来
のアドレス信号による画素の割付は状態を示す図、第７
図は画像領域内のウィンドウ領域と対象画素との関係を
示す図、第８図は従来のイメージメモリによる対象画素
とウィンドウとの位置関係を判断し処理する工程を示す
フローチャート、第９図は従来の画像＠算処理の前工程
を示すフローチＡ・−トである。 図において、 １ニアドレスバス、　　　２ニアドレス発生部、３：イ
メージメモリ、　　５：制御部（ＣＰＵ）、６：メモリ
、　　　　　　７：記録回路、８：比較回路、　　　　
　９：制ａ回路、９ａ：判定器、　　　　９ｂ：バッフ
１、である。 なお、図中、同−符号及び同一記号は、同一または相当
部分を示す。

Claims (1)

1. 【特許請求の範囲】 画像データを格納し処理するイメージメモリにおいて、 処理対象画素の横軸及び縦軸方向の座標を指定するアド
   レス指定手段と、 処理対象の画像領域の上限・下限を横軸及び縦軸方向の
   座標として各々記録する手段と、 前記アドレスと前記記録座標とを比較し判定する手段と
   、 前記判定結果からイメージメモリの入出力を制御する手
   段と を具備することを特徴とするイメージメモリ。