JPS63149692A - ラスタ形デイスプレイの輝度制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、ラスタ型ディスプレイの輝度制御回路に関し
、特に、画面上に表示される複数の線の交叉部分等のオ
ーバーラツプ部分を高輝度表示させるものに関する。

Ｂ０発明の概要 本発明は、ラスタ・スキヤン・ディスプレイあるいはラ
スタ型ディスプレイにおいて、フレーム・メモリに書き
込まれている画素データと新たに書き込むべき画素デー
タとを加算し、加算データの上限を制限してフレーム・
メモリに書き込むことにより、画面上に描画さ、れる線
等の重なった部分を、輝度を高めて表示し得るようにし
たものである。

Ｃ９従来の技術 −ｍのグラフィック・ディスプレイ装置を大別すると、
ベクトル・スキャン（ランダム・スキャン）型のものと
、ラスタ・スキヤン型のものとに分類できるが、近年に
おいては、ラスタ・スキヤン型のものが主流となりつつ
あり、ベクトル・スキャン型のものは少なくなってきて
いる。

これらの各タイプのディスプレイにおいて、特に画面上
の複数の線の交叉部分の輝度が互いに異なって表示され
、ベクトル・スキャン型のものでは上記交叉部分が高輝
度表示されるのに対し、ラスタ・スキヤン型における上
記交叉部分は、後から描かれた線の輝度になる０例えば
第６図に示すように、画面Ｓ上で線分ＡとＢとが点Ｐで
交叉する場合に、ベクトル・スキャン型のディスプレイ
では点Ｐの輝度が略々線分Ａ及びＢの各輝度の和にて表
示されるのに対し、ラスタ・スキヤン型のディスプレイ
では後から措かれた例えば線分Ｂの輝度で点Ｐが表示さ
れる。

Ｄ０発明が解決しようとする問題点 ところで、従来より上記ベクトル・スキャン型のディス
プレイに慣れた使用者からの要望がある場合や、線の交
叉点を強調して表示させたい用途等においては、ラスタ
・スキヤン型ディスプレイでも線の交叉部分等のように
図形の重なった部分（オーバーランプ部分）を高輝度表
示させることが望ましい。

本発明は、このような実情に鑑みてなされたものであり
、線の交叉部分のようなオーバーラツプ部分を例えば各
線の輝度の和にて高輝度表示させ得るようなラスタ型デ
ィスプレイの輝度制御回路の提供を目的とすう。

Ｅ０問題点を解決するための手段 本発明に係るラスタ型ディスプレイの輝度制御回路は、
上述の問題点を解決するために、座標データから計算さ
れたラスタ・スキヤン表示用の画素データをフレーム・
メモリに゛書き込み、このフレーム・メモリ内の画素デ
ータを走査しながら読み出して表示するラスタ型ディス
プレイにおいて、フレーム・メモリに送られる上記画素
データと、当該画素データのアドレスのフレーム・メモ
リ内の画素データとを加算する加算器と、この加算器か
らの出力の上限を制限してフレーム・メモリに送って書
き込む手段とを有することを特徴としている。

Ｆ１作用 後から描画される図形の画素データは、先に描画された
画素データと加算されて表示されるため、線の交叉部分
等のようなオーバーラツプ部分が高輝度表示される。

Ｇ、実施例 第１図は本発明の一実施例を説明するためのブロック回
路図であり、ラスタ型ディスプレイの輝度制御回路及び
その周辺回路を概略的に示すものである。

この第１図において、入力端子ｌには、例えば直線の始
点及び終点の各座標や、円の中心座標及び半径等のよう
な表示座標データが供給されており、所謂ＯＤＡ　（デ
ィジタル・ディファレンシャル・アナライザ）２が、こ
のような座標データに応じてラスタ画面上の画素（ビク
セル）に対応した表示データを計算し出力する。このＤ
ＤＡ２は、アドレスＤＤＡ２ａ及びデプスＤＤＡ２ｂを
有し、アドレスＤＤＡ２ａからの描画画素アドレスは、
ラスタ表示画像メモリあるいは所謂ビデオＲＡＭとして
のフレーム・バッファ３のアドレス入力端子Ａ［ｌに供
給されている。デプスＤＤＡ２ｂには入力端子４からの
階調（表示輝度）データも供給されており、このデプス
ＤＤＡ２ｂからの画素階調データは、必要に応じてビッ
ト変換回路５を介して、加算器６に供給されている。こ
こでビット変換回路５は、デプスＤＤＡ２ｂからの画素
階調データ（例えば６ビツト）をビット拡張し例えば７
ビツト・データに変換して次の加算器６における加算演
算に適応させるためのものであるが、無くともよい。

０ＤＡ２からは描画される画素の階調データ及び該画素
のアドレスが出力され、原理的には上記フレーム・バッ
ファ３の当該画素アドレスのメモリ・セルに画素階調デ
ータが書き込まれるわけであるが、このままでは最後に
書き込まれた画素階調データによって当該画素の表示輝
度が決まってしまう、そこで上記加算器６を用いて、Ｄ
ＤＡ　２からの上記画素階調データと、当該画素に対応
するメモリ・セルに既に書き込まれている階調データと
を加算し、この加算結果の階調データをフレーム・バッ
ファ３に書き込むようにしている。このとき、加算結果
が表示可能な階調（輝度）の上限を越える場合を考慮し
て、加算器６からの出力をリミ７り（あるいはクリッパ
）７で制限した後、マルチプレクサ８を介してフレーム
・バッファ３のデータ入力端子ＤＩに送っている。マル
チプレクサ８は、上述のような線交叉部分での高輝度表
示を行わせるか否かを切換制御するためのものであり、
切換側？ｉｌ端子９からの上記高輝度表示のオン・オフ
制御信号に応じて、リミッタ７からの出力とピント変換
回路５からの出力とを切換選択し、フレーム・バッファ
３のデータ入力端子０■に送る。

、すなわち、上記高輝度表示の、オン状態では、リミッ
タ７からの出力を選択してフレーム・バッファ３に送り
、また、高輝度表示をオフしたときには、ＤＤＡ２から
ビット変換回路５を介して得られた階調データ（表示輝
度データ）を選択してフレーム・バッファ３に送ってい
る。

フレーム・バッファ３からは、所謂ラスタ・スキヤンに
対応する走査順序に従って、各画素の階調データが順次
出力され、必要に応じて表示輝度補正用のルックアップ
・テーブルｌＯを介して、Ｄ／Ａ変換器１１に送られ、
出力端子１２から取り出される。

ところで、第２図はラスタ・スキヤン型のディスプレイ
（ラスタ・ディスプレイ）の内部構成例を示している。

この第２図において、ＣＰＵ、２１は外部回線から来る
グラフインク・コマンドデータを受は取り、必要があれ
ば内部形式に変換し、セグメント・バッファ２２に蓄積
する。従って、セグメント・バッファ２２にはグラフイ
ンクのコマンド列がため込まれることになる。ディスプ
レイ・リスト・プロセッサ２３は、そのコマンド列を順
次読み出し、そのコマンドを解釈し、ジオメトリツク・
プロセッサ２４は主として座標変換計算処理を行い、計
算結果である座標データを上記ＤＤＡ２に送る。ＤＤＡ
２はこの座標データに応じてラスタ・スキヤン表示のた
めのピクセル（画素）データを出力する。このＤＤＡ２
からの出力は、上述した加算器６やリミッタ７を主要部
とする表示輝度制御部２５に送られて、線の交叉部等の
オーバーランプ部分の高輝度表示処理が施され、上記フ
レーム・バッファであるビデオＲＡＭ３に送られて書き
込まれる。このビデオＲＡＭ３は、メモリ管理インター
フェース２６等を介してバス・ライン２０に接続されて
おり、クロック発生部２７からのクロックにより映像同
期信号等との同期がとられながらＲＡＭ　（フレーム・
バッファ）３内の画素データが順次読み出される。読み
出されたデータは、Ａ／ＤＳＤ／Ａ％Ｐ／Ｓ変換器やプ
リンタ・コントローラ等を含むＣＲＴインターフェース
２８を介してＣＲＴ装置に送られている。

次に、第１図のルックアンプ・テーブル１０の具体例に
ついて説明する。

先ず、フレーム・バッファ３からの階調データについて
、７ビツトで０から１２７までの１２８階調が設定され
ているとき、個々の線等の輝度として使用者が指定可能
な最高階調を、例えば半分の６３までとする。この場合
、前述したような線の重なり部分（オーバーラツプ部分
）において各線の階調データが加算されるから、階Ｗ６
３を越える領域はオーバーランプ部分を表示するために
使用される。すなわち、フレーム・バッファ３における
階調データとしては、オーバーラツプ゛部分ではその画
素の階調と新しく書き込む階調の和をとり、１２７より
太き（なった場合は１２７にクリップ（リミット）して
描画する。この階調データをディスプレイのＣＲＴ（陰
極線管）等に送って発光表示させる場合に、ＣＲＴの輝
度を有効利用する観点から、ルックアンプ・テーブルｌ
Ｏを用いて、階調データと表示輝度との間に例えば第３
図に示すような関係を持たせることが望ましい。

すなわち、ルックアップ・テーブル１０は１．フレーム
・バッファ３からの階調データ人力に対して、第３図実
線のように輝度データに変換して出力するような変換テ
ーブルを有している。

これは、上述のような処理が施されて得られた実際の階
調データのうち、階調６３を越えるものは極めて少ない
ことを考慮し、階！１１６３以下が輝度の有効範囲内で
適切に表示されるようにしたものである。すなわち、階
調のＯから１２７までを表示輝度の０から最高輝度（こ
れを輝度１．０とする）までにリニアに対応させた場合
（第３図の破線参照）には、図形のほとんどが上記最高
輝度の半分以下で表示されることになり、全体的に暗い
画面になってしまう、これに対し、第３図の実線のよう
に、階調の例えば７９〜９０程度を上記最高輝度１．０
に対応させることにより、輝度の０．７〜０．８程度ま
での範囲で通常の（オーバーランプ部分以外の）表示が
行われ、明るい画像を得ることができる。

また、ルックアップ・テーブルｌＯの他の具体例として
、所謂アンチ・エイリアシング（ａｎｔｉ−ａｌｉａｓ
ｉｎｇ）処理を施した場合において、ディスプレイのＣ
ＲＴ　（陰極線管）の所謂Ｔ補正を行わせることが考え
られる。

すなわち、ラスタ・ディスプレイにおいては、画素単位
で図形を描（ため、そのサンプリング数が充分でないと
、斜めの線にギザギザが生じてしまう、これは一般にエ
イリアシングと称され、このギザギザを目立たなくする
アンチ・エイリアシングの技術として、表示される線近
傍の複数の画素に適当な輝度（中間階調）を与え、その
表示の質を向上することが知られている０例えば第４図
に示すような画素格子上の直ｖＡ（あるいは曲線）ｙ　
＝　ｆ　（Ｘ）を表示させる場合、Ｘ＝Ｘｉで選択する
画素は、直線ｙ　＝　ｒ　（ｘ）を挟む点Ａ及びＢであ
り、これらの各点Ａ及びＢのそれぞれの輝度ＬＡ及びり
、は、各点Ａ、Ｂから直線ｙ　＝　ｆ　（ｘ）までの距
離をそれぞれａ、ｂとするとき、 Ｌ＾　＋Ｌ＝　冨ｂａａ Ｌｍ　＋Ｌ、−Ｌ６　　（定数） となるように与えられる。

このような各輝度にて各画素を表示させるわけであるが
、ディスプレイのＣＲＴ　（陰極線管）の発光特性、所
謂Ｔ特性により、ＣＲＴに供給した画素の輝度データと
現実の発光出力とが線形にならず、このため滑らかな上
記アンチ・エイリアシングの効果が得られない、そこで
、第１図のルックアップ・テーブルｌＯにより補正を行
うようにする。

すなわち、一般にＣＲＴは、第５図の実線Ｒａに示すよ
うな発光特性、所謂Ｔ特性を持ち、入力已に対する発光
出力りの関係は、比例指数値「を用いて、 Ｌｍに−Ｅ’　　　（ｒ≧１） ただしＫは定数 と表される。この特性に対し、第１図のルックアンプ・
テーブル１０を用いて第３図Ｒｈに示すような補正特性
を持たせる。すなわち、フレーム・バッファ３からルッ
クアンプ・テーブル１０に送られる階調データＰと、ル
ックアンプ・テーブル１０からの変肉出力Ｅとの関係が
、 Ｅ＝に″・ｐｌ／Ｐ ただしに°は定数 で示されるような変換テーブルを用いればよい。

この場合のルックアップ・テーブル１００ビツト数ｎは
、次式で示される値を持てば、補正による輝度の分解能
の低下を防止できる。

２”−１ この場合、ルックアンプ・テーブル１０を参照する時間
に遅延が生ずるだけで、描画速度の低下は生じない、ま
た、ルックアップ・テーブルｌＯの値を変えれば、上述
した輝度の有効利用特性やＴ補正特性の他にも、これら
を総合した特性や、任意の特性を持たせることができる
。

なお、本発明は、上記実施例のみに限定されるものでは
なく、本発明の要旨を逸脱しない範囲において種石の変
更が可能である。

Ｈ０発明の効果 本発明のラスク型ディスプレイの輝度制御回路によれば
、所謂ベクトル・スキャン（ランダム・スキャン）型の
ディスプレイと同様に、線の交叉部分等のオーバーラン
プ部分での高輝度表示が可能となる。また、アンチ・エ
イリアシング処理を施した場合に、線の重ね描きを行っ
ても線のとぎれ等の不自然さがなくなる。

さらに、本発明の実施例のようにルックアップ・テーブ
ルを用いることにより、ＣＲＴの発光輝度範囲を有効に
利用したり、発光特性の補正（所謂γ補正）を行わせる
ことが容易に実現でき、特に、アンチ・エイリアシング
処理を施した場合の効果が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例となるラスク型ディスプレイ
の輝度制御回路及びその近傍を概略的に示すブロック回
路図、第２図は該実施例が適用されたラスク型ディスプ
レイの概略構成を示すブロック図、第３図はルックアン
プ・テーブルの具体例として階調データに対する輝度の
関係を示すグラフ、第４図はアンチ・エイリアシングを
説明するための模式図、第５図はルックアンプ・テーブ
ルの他の具体例を説明するためのＣＲＴの発光特性とγ
補正を示すグラフ、第６図は線の交叉点の輝度を説明す
るための画面Ｓの平面図である。 ２・・・ＤＤＡ ３・・・フレーム・バンファ ６・・・加算器 ７・・・リミッタ ８・・・マルチプレクサ １０・・・ルックアップ・テーブル。

Claims (1)

1. 【特許請求の範囲】 座標データから計算されたラスタ・スキヤン表示用の画
   素データをフレーム・メモリに書き込み、このフレーム
   ・メモリ内の画素データを走査しながら読み出して表示
   するラスタ型ディスプレイにおいて、 フレーム・メモリに送られる上記画素データと、上記フ
   レーム・メモリ内の当該画素アドレスの画素データとを
   加算する加算器と、 この加算器からの出力を制限してフレーム・メモリに送
   って書き込む手段とを有することを特徴とするラスタ型
   ディスプレイの輝度制御回路。