JPS63149703A - パルス幅制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明のパルス幅制御回路は、三角波発振器の出力する
三角波を用いて所定のパルス幅のパルスを生成するもの
である。これにより従来の鋸歯状波発振器の出力するｓ
崗状を用いる場合に比べ。

周波数変動を少なくすることができる。また本発明のパ
ルスＩ！ａｎ御回路は、パルスのデユーティが１００％
になることを防止するデユーティ制限回路機能やパルス
によって駆動される出力トランジスタに大電流が流れる
とき、これを検知して一定期間、該パルスの発生を停止
する機能を備えている。

このため本発明のパルス幅制御回路を用いることにより
、スイッチングレギュレータの高性能化および高信頼性
化を図ることが可能となる。

〔産業上の利用分野〕

本発明はパルス幅制御回路に関するものであり、更に詳
しく言えばスイッチングレギュレータ等に使用される高
性能のパルス幅制御回路に関するものである。

〔従来の技術〕

パルス幅制御回路の発振器として、従来より鋸歯状波発
振器を用いるものがある。

〔発明が解決しようとする問題点〕

しかしながら、この発振器を用いる場合には、鋸歯状波
の立下り時間ｔｆが、バラツキや温度変動の大きい出力
トランジスタのｈＦＥ（増幅率）に大きく依存するため
１発振周波数の不安定化を招勿論、高速参大電流容量の
出力トランジスタを用いれば１発振用コンデンサの電荷
を短時間に放電してｔ「を短＜シ１発振周波数の安定化
を図ることも可能である。

しかし出力トランジスタの大型化は、素子サイズが増大
してコストアップになるとともに、実際上、大型化にも
限度がある。

本発明はかかる従来の問題に鑑みて創作されたものであ
り、三角波発振器を用いた高性能のパルス幅制御回路の
提供を目的とする。

〔問題点を解決するための手段〕

第１図は本発明のパルス幅制御回路の原理構成図である
０図において、ｌは三角波を出力する三角波発振器、２
はパルス幅制御用電圧発生器であり、３は三角波発振′
Ｊｈｌの出力する三角波の電圧とパルス幅制御用電圧発
生器２の出力する電圧とを比較し、その大小関係に対応
するパルス幅のパルスを出力するパルス幅制御用比較器
である。

４はパルス幅制御用比較器３の出力パルスのデユーティ
が１００％に達しないようにするためのデユーティ制限
回路であり、５はパルス幅制御用比較器３の出力パルス
に従ってオン・オフ動作を行なう出力トランジスタであ
る。なお出力トランジスタ５には大電流検知用の抵抗Ｒ
１が付加されている。また６は過電流検知回路であり、
抵抗ＲＩに流れるときに生じる電圧Ｖｉ　と基準電圧ｖ
３とを入力する比較器７からなっている。８はリセット
パルス発生回路であり、三角波発振器ｌの出力電圧と基
準電圧ｖ２とを入力する比較器８からなっている。なお
り２はｖｌよりも低く設定されている。

１０はフリップフロップ回路であり、過電流検出回路６
の出力をセット入力とし、リセットパルス発生回路８の
出力をリセット入力としている。

なおパルス幅制御回路を用いてスイッチングレギュレー
タを作成するときには１図のように、出力トランジスタ
５よりトランス１２．整流回路１３を介しローパスフィ
ルタ回路１１を接続する。これによりローパスフィルタ
回路の出力にはパルスのデユーティに従った定電圧が出
力される。

〔作用〕

次に本発明のパルス幅制御回路の動作を第２図に示すタ
イミングチャートを参照しながら説明する。

第２図に示すように、三角波発振器ｌの出力する三角波
の電圧が必ず横切るように、デユーティ制限回路４のＶ
ｔの値を設定しているので、パルス幅制御用比較器３の
出力パルスがデユーティ１００％になることはない、こ
れによりローパスフィルタ回路１１のフィルタ機能を越
える低周波が該フィルタ回路に入力するのを防止するこ
とが可能となるので、スイッチングレギュレータの高性
能化を図ることができる。

なお三角波の電圧が基準電圧ｖ２以下になるときフリッ
プフロップ回路１０をリセットするが、該フリップフロ
ップ回路は通常リセット状態にあるから、特別の役割を
果たさない。

次に出力トランジスタ５に大電流が流れる場合について
考える。これは電源投入時等において、出力トランジス
タ５に対する負荷（ローパスフィルタ回路）が、一時的
に極めて小さくなるときに生じる。

出力トランジスタ５に大電流が流れると、抵抗Ｒ［の両
端の電圧降下が大きくなり、過′ｒｌｔ流検出回路６か
らパルスが生じてフリップフロップ回路ｌＯをセット状
態にする。これによりパルス幅制御用比較器３の出力は
“Ｌ″レベル状態なるから、出力トランジスタ５には電
流が流れなくなり、従って該出力トランジスタの破壊が
防止される。

次いで、三角波電圧が低下して基準電圧ｖ２よりも低く
なるとき、リセットパルス発生回路８からリセットパル
スがフリップフロップ回路１０に入力する。このため該
フリップフロップ回路のセット状態は解除され、パルス
幅制御用比較器３は再び動作状態に戻ることができる。

このようにパルス幅制御用比較器３は、出力トランジス
タが過電流によって損傷しないように一時的に動作を停
止するが、短時間の停止後に再び動作状態に復帰するの
で、動作停止によるスイッチングレギュレータの定電圧
出力の変動を極めて小さくすることができる。

なお基準電圧ｖ２の電圧値はデユーティ制限回路４の出
力する基準電圧Ｖｌの値よりも必ず低くなるように設定
しているので、パルス幅制御用比較器３から、いわゆる
ヒゲパルスが発生することはない。

次にパルス幅制御用比較器３の出力パルスのパルス幅（
Ｈ”レベルの時間幅）を短くするときには、パルス幅制
御用電圧発生器２の出力電圧ｖＥを高く設定する０図の
ように三角波の電圧がＶＥ　より高いときのみ、パルス
幅制御用比較器３の出力が“Ｈルベルとなるので、パル
スのデユーティは小さくなる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明する
。第３ｖｌｉは本発明の実施例に係るパルス幅制御回路
の回路図である０図において、第１図に示す番号と同じ
ものは同じものを示している。

なお１２はパルス幅制御用比較器３の出力パルスのデユ
ーティを制限するための最大デユーティ制限用電圧入力
端子であり、その電圧は外部から制御可能である。

図のように、実施例では基準電圧Ｖ１とｖ２は、三角波
発振器ｌ内の定電圧回路から得ているので、その大小関
係は常に安定しており、このため高性能のデユーティ制
限機能付きおよび過電流検出機能付きのパルス幅制御回
路を作成することが可能となる。

特に本発明のパルス幅制御回路を半導体集積回路として
集積化すれば、一層効果的である。

〔発明の効果〕

以上説明したように、本発明によれば三角波発振器を用
いてデユーティ制限回路機能および過電流検出機能付き
の高性能のパルス幅制御回路を作成することが可能とな
る。また本発明のパルス幅制御回路により、スイッチン
グレギュレータの高性能化を図ることが可能となる。

【図面の簡単な説明】

ｍ１図は本発明のパルス幅制御回路の原理構成を示す図
。 第２図は第１図の回路の動作を説明するためのタイミン
グチャート。 第３図は本発明の実施例に係るパルス幅制御回路の回路
図である。 （符号の説明） ｌ・・・三角波発振器、 ２・・・パルス幅制御用電圧発生器。 ３・・・パルス幅制御用比較器、 ４・・・デユーティ制限回路、 ５・・・出力トランジスタ、 ６・・・過１！流検出回路、 ８・・・リセットパルス発生回路。 １０・・・フリップフロップ回路、 １１・・・ローパスフィルタ回路、 Ｒｉ　　、ＲＩ　ＮＲ８・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 三角波発振器と、 パルス幅制御用電圧発生器と、 前記三角波発振器の出力する三角波の電圧と前記パルス
   幅制御用電圧発生器の出力電圧との大小関係に対応する
   パルス幅のパルスを出力するパルス幅制御用比較器と、 第１の基準電圧を前記パルス幅制御用比較器に入力し、
   該パルス幅制御用比較器の出力パルスのデューティが１
   ００％になるのを防止するデューティ制限回路と、 前記パルス幅制御用比較器の出力パルスを入力して動作
   する出力トランジスタと、 前記出力トランジスタに所定の値以上の電流が流れると
   き、これを検出してセットパルスを発生する過電流検出
   回路と、 前記第１の基準電圧よりも低い第２の基準電圧と前記三
   角波発振器の三角波の出力電圧とを比較し、該三角波の
   出力電圧の方が低くなるときリセットパルスを発生する
   回路と、 前記セットパルスによりセットされるとき、前記パルス
   幅制御用比較器の動作を停止し、前記リセットパルスに
   よりリセットされるとき、該動作の停止を解除するフリ
   ップフロップ回路とを有することを特徴とするパルス幅
   制御回路。