JPS63149747A - デ−タ機密保護機構付き読出し専用メモリ - Google Patents
デ−タ機密保護機構付き読出し専用メモリInfo
- Publication number
- JPS63149747A JPS63149747A JP61298022A JP29802286A JPS63149747A JP S63149747 A JPS63149747 A JP S63149747A JP 61298022 A JP61298022 A JP 61298022A JP 29802286 A JP29802286 A JP 29802286A JP S63149747 A JPS63149747 A JP S63149747A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- encryption key
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶内容を機密にすることができるデータ機密
保護機構付き読出し専用メモリに関する。
保護機構付き読出し専用メモリに関する。
従来の読出し専用メモリはメモリセルをマトリクス状に
配列したメモリセルマトリクスとアドレスデコーダとか
ら構成され、読出しアドレスが加えられると、アドレス
デコーダがマトリクス状に配列されたメモリセルの内の
読出しアドレスに対応したメモリセルを選択し、選択し
たメモリセルの記憶内容を出力するようにしている。
配列したメモリセルマトリクスとアドレスデコーダとか
ら構成され、読出しアドレスが加えられると、アドレス
デコーダがマトリクス状に配列されたメモリセルの内の
読出しアドレスに対応したメモリセルを選択し、選択し
たメモリセルの記憶内容を出力するようにしている。
従来は上述したように、読出しアドレスを印加すること
により、記憶内容を自由に読出すことができるので、記
憶されているデータ、プログラムのコピー、盗用、参照
等が簡単に行なわれてしまう問題点があった。
により、記憶内容を自由に読出すことができるので、記
憶されているデータ、プログラムのコピー、盗用、参照
等が簡単に行なわれてしまう問題点があった。
本発明は前述の如き問題点を解決したものであり、その
目的は記憶内容の機密性を保持できるようにすることに
ある。
目的は記憶内容の機密性を保持できるようにすることに
ある。
本発明は前述の如き問題点を解決するため、暗号キーが
セットされる暗号キーレジスタと、該暗号キーレジスタ
にセットされた暗号キーに基づいてアドレスを暗号化す
るアドレス暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て書込みデータを暗号化するデータ暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て暗号化されたデータを元のデータに復元する復元回路
と、 メモリ回路とを設け、 該メモリ回路はデータの書込み時、前記データ。
セットされる暗号キーレジスタと、該暗号キーレジスタ
にセットされた暗号キーに基づいてアドレスを暗号化す
るアドレス暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て書込みデータを暗号化するデータ暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て暗号化されたデータを元のデータに復元する復元回路
と、 メモリ回路とを設け、 該メモリ回路はデータの書込み時、前記データ。
暗号回路で暗号化されたデータを前記アドレス暗号回路
で暗号化されたアドレスに書込み、データの読出し時、
前記アドレス暗号回路で暗号化されたアドレスに記憶さ
れているデータを読出して前記復元回路に加えるように
構成される。
で暗号化されたアドレスに書込み、データの読出し時、
前記アドレス暗号回路で暗号化されたアドレスに記憶さ
れているデータを読出して前記復元回路に加えるように
構成される。
メモリ回路には暗号キーによって暗号化されたデータが
、暗号キーによって暗号化されたアドレスに書込まれる
。また、メモリ回路に書込まれたデータは暗号キーによ
って暗号化されたアドレスにより読出され、読出された
データは暗号キーによって復元される。従って、データ
の書込み時に用いた暗号キーを秘密にすることにより、
記憶内容の機密性を保持することが可能となる。
、暗号キーによって暗号化されたアドレスに書込まれる
。また、メモリ回路に書込まれたデータは暗号キーによ
って暗号化されたアドレスにより読出され、読出された
データは暗号キーによって復元される。従って、データ
の書込み時に用いた暗号キーを秘密にすることにより、
記憶内容の機密性を保持することが可能となる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例のブロック図である。
同図に於いて、ＥＦＲＯＭ等の読出し専用メモリ１は、
データバス１４に接続された入出カバソファ２と、コン
トロール回路３と、暗号キーが格納される揮発性の暗号
キーレジスタ４と、メモリセルマトリクス１２への書込
みデータを暗号化する暗号回路５と、アドレスバス１５
を介して加えられるアドレスを暗号化する暗号回路６と
、暗号化されてメモリセルマトリクス１２に記憶されて
いるデータを元のデータに復元する復元回路７と、列デ
コーダ９９行デコーダ１０１列選択回路１１．メモリセ
ルマトリクス１２及びデータバッファ１３からなるメモ
リ回路８と、ゲート回路０１〜Ｇ３とから構成される。
データバス１４に接続された入出カバソファ２と、コン
トロール回路３と、暗号キーが格納される揮発性の暗号
キーレジスタ４と、メモリセルマトリクス１２への書込
みデータを暗号化する暗号回路５と、アドレスバス１５
を介して加えられるアドレスを暗号化する暗号回路６と
、暗号化されてメモリセルマトリクス１２に記憶されて
いるデータを元のデータに復元する復元回路７と、列デ
コーダ９９行デコーダ１０１列選択回路１１．メモリセ
ルマトリクス１２及びデータバッファ１３からなるメモ
リ回路８と、ゲート回路０１〜Ｇ３とから構成される。
尚、同図に於いて、■は電源、Ｇはグランドを表してい
る。
る。
次に、読出し専用メモリ１のデータ書込み時及びデータ
読出し時の動作をそれぞれ説明する。
読出し時の動作をそれぞれ説明する。
（１１データ書込み時
データを書込む場合は、先ず、コントロール信号を用い
てコントロール回路３に読出し専用メモＩ７１を暗号キ
ー設定モードで動作させることを指示し、次いでデータ
バス１４を介して暗号キーを読出し専用メモリ１に加え
る。コントロール回路３は読出し専用メモリ１を暗号キ
ー設定モードにすることが指示されると、信号ａ、ｂ、
ｃをそれぞれ１１”、“０”、“０”にし、ゲート回路
Ｇｌ。
てコントロール回路３に読出し専用メモＩ７１を暗号キ
ー設定モードで動作させることを指示し、次いでデータ
バス１４を介して暗号キーを読出し専用メモリ１に加え
る。コントロール回路３は読出し専用メモリ１を暗号キ
ー設定モードにすることが指示されると、信号ａ、ｂ、
ｃをそれぞれ１１”、“０”、“０”にし、ゲート回路
Ｇｌ。
Ｇ２．Ｇ３をそれぞれオン、オフ、オフとする。
これにより、データバス１４を介して加えられた暗号キ
ーが入出力バッファ２及びゲート回路Ｇ１を介して暗号
キーレジスタ４にセットされる。
ーが入出力バッファ２及びゲート回路Ｇ１を介して暗号
キーレジスタ４にセットされる。
暗号キーを暗号キーレジスタ４にセットすると、コント
ロール信号を用いてコントロール回路３に読出し専用メ
モリ１をプログラムモードで動作させることを指示し、
次いで、データバス、１４を介して書込みデータを入出
力バッファ２に加えると共にアドレスバス１５を介して
書込みアドレスを暗号回路６に加える。コントロール回
路３は、読出し専用メモリ１をプログラムモードにする
ことが指示されると、信号ａ、ｂ、ｃをそれぞれ１０′
。
ロール信号を用いてコントロール回路３に読出し専用メ
モリ１をプログラムモードで動作させることを指示し、
次いで、データバス、１４を介して書込みデータを入出
力バッファ２に加えると共にアドレスバス１５を介して
書込みアドレスを暗号回路６に加える。コントロール回
路３は、読出し専用メモリ１をプログラムモードにする
ことが指示されると、信号ａ、ｂ、ｃをそれぞれ１０′
。
“１”、０“とじ、ゲート回路Ｇ１．Ｇ２．Ｇ３をそれ
ぞれオフ、オン、オフにすると共に信号ｄを“１”とし
、メモリ回路８にデータの書込みを指示する。
ぞれオフ、オン、オフにすると共に信号ｄを“１”とし
、メモリ回路８にデータの書込みを指示する。
ゲート回路Ｇ２がオンにされることにより、データバス
１４からの書込みデータはゲート回路Ｇ２を介して暗号
回路５に加えられ、ここで暗号キーレジスタ４にセット
されている暗号キーに基づいて暗号化された後、データ
バッファ１３に加えられる。また、アドレスバス１５か
らの書込みアドレスも暗号回路６で暗号キーレジスタ４
にセットされている暗号キーに基づいて暗号化された後
、列デコーダ９及び行デコーダ１０に加えられる０列デ
コーダ９及び行デコーダ１０の解読結果はそれぞれ列選
択回路１１及びメモリセルマトリクス１２に加えられ、
データバッファ１３にセットされている暗号化されたデ
ータが行デコーダ１０及び列選択回路１１によって選択
されたメモリセルに書込まれる。
１４からの書込みデータはゲート回路Ｇ２を介して暗号
回路５に加えられ、ここで暗号キーレジスタ４にセット
されている暗号キーに基づいて暗号化された後、データ
バッファ１３に加えられる。また、アドレスバス１５か
らの書込みアドレスも暗号回路６で暗号キーレジスタ４
にセットされている暗号キーに基づいて暗号化された後
、列デコーダ９及び行デコーダ１０に加えられる０列デ
コーダ９及び行デコーダ１０の解読結果はそれぞれ列選
択回路１１及びメモリセルマトリクス１２に加えられ、
データバッファ１３にセットされている暗号化されたデ
ータが行デコーダ１０及び列選択回路１１によって選択
されたメモリセルに書込まれる。
（２）読出し時の動作
データを読出す場合は、先ず、コントロール信号を用い
てコントロール回路３に読出し専用メモリ１を暗号キー
設定モードにすることを指示し、次いでデータバス１４
を介して入出力バッフア２にデータ書込み時に用いた暗
号キーと同一の暗号キーを加える。これにより、前述し
たと同様にして暗号キーレジスタ４に暗号キーがセット
される。
てコントロール回路３に読出し専用メモリ１を暗号キー
設定モードにすることを指示し、次いでデータバス１４
を介して入出力バッフア２にデータ書込み時に用いた暗
号キーと同一の暗号キーを加える。これにより、前述し
たと同様にして暗号キーレジスタ４に暗号キーがセット
される。
暗号キーを暗号キーレジスタ４にセットすると、コント
ロール信号を用いてコントロール回路３に読出し専用メ
モリ１を読出しモードで動作させることを指示し、次い
でアドレスバス１５を介して暗号回路６に読出しアドレ
スを加える。コントロール回路３は読出し専用メモリ１
を読出しモードにすることが指示されると、信号ａ、ｂ
、ｃをそれぞれ“θ″、°Ｏ“、“１”としてゲート回
路Ｇ１、Ｇ２．Ｇ３をそれぞれオフ、オフ、オンとする
と共に、信号ｄを“０”としてメモリ回路８にデータの
読出しを指示する。また、暗号回路６はアドレスバス１
５を介して加えられた読出しアドレスを暗号化して列デ
コーダ９及び行デコーダ１０に加え、列デコーダ９及び
行デコーダ１０は暗号回路６からの暗号化された読出し
アドレスを解読して解読結果をそれぞれ列選択回路１１
及びメモリセルマトリクス１２に加える。これにより、
メモリセルマトリクス１２から暗号化されて記憶されて
いたデータが読出され、データバッファ１３にセットさ
れる。データバッファ１３にセットされたデータは復元
回路７に加えられ、復元回路７は暗号キーレジスタ４に
セットされている暗号キーに基づいて加えられたデータ
を元のデータに復元して出力し、復元回路７の出力デー
タはゲート回路Ｇ３．入出カバソファ２及びデータバス
１４を介して出力される。
ロール信号を用いてコントロール回路３に読出し専用メ
モリ１を読出しモードで動作させることを指示し、次い
でアドレスバス１５を介して暗号回路６に読出しアドレ
スを加える。コントロール回路３は読出し専用メモリ１
を読出しモードにすることが指示されると、信号ａ、ｂ
、ｃをそれぞれ“θ″、°Ｏ“、“１”としてゲート回
路Ｇ１、Ｇ２．Ｇ３をそれぞれオフ、オフ、オンとする
と共に、信号ｄを“０”としてメモリ回路８にデータの
読出しを指示する。また、暗号回路６はアドレスバス１
５を介して加えられた読出しアドレスを暗号化して列デ
コーダ９及び行デコーダ１０に加え、列デコーダ９及び
行デコーダ１０は暗号回路６からの暗号化された読出し
アドレスを解読して解読結果をそれぞれ列選択回路１１
及びメモリセルマトリクス１２に加える。これにより、
メモリセルマトリクス１２から暗号化されて記憶されて
いたデータが読出され、データバッファ１３にセットさ
れる。データバッファ１３にセットされたデータは復元
回路７に加えられ、復元回路７は暗号キーレジスタ４に
セットされている暗号キーに基づいて加えられたデータ
を元のデータに復元して出力し、復元回路７の出力デー
タはゲート回路Ｇ３．入出カバソファ２及びデータバス
１４を介して出力される。
第２図は書込みデータを暗号化する暗号回路５の構成例
を示すブロック図であり、書込みデータのビット数と同
じ段数を有し、セットされたデータをシフトクロックに
従って右環シフトするシフ、 トレジスタ５１と、シ
フトレジスタ５１に書込みデータがセットされる毎に暗
号キーレジスタ４にセットされている暗号キーによって
定まる数のシフトクロックを出力するシフトクロック発
生器！５２とから構成されている。
を示すブロック図であり、書込みデータのビット数と同
じ段数を有し、セットされたデータをシフトクロックに
従って右環シフトするシフ、 トレジスタ５１と、シ
フトレジスタ５１に書込みデータがセットされる毎に暗
号キーレジスタ４にセットされている暗号キーによって
定まる数のシフトクロックを出力するシフトクロック発
生器！５２とから構成されている。
書込みデータはゲート回路Ｇ２を介してシフトレジスタ
５１に並列的にセットされ、シフトクロック発生回路５
２はシフトレジスタ５１に書込みデータがセットされる
と、暗号キーによって定まる数のシフトクロックを出力
する。これにより、シフトレジスタ５１にセットされた
書込みデータが右環シフトされて暗号化され、暗号化さ
れたデータがシフトレジスタ５１からデータバッファ１
３に並列的に出力される。
５１に並列的にセットされ、シフトクロック発生回路５
２はシフトレジスタ５１に書込みデータがセットされる
と、暗号キーによって定まる数のシフトクロックを出力
する。これにより、シフトレジスタ５１にセットされた
書込みデータが右環シフトされて暗号化され、暗号化さ
れたデータがシフトレジスタ５１からデータバッファ１
３に並列的に出力される。
また、アドレスバス１５を介して加えられるアドレスを
暗号化する暗号回路６も暗号回路５とほぼ同様な構成と
することができる。但し、暗号回路６の場合は、シフト
レジスタの段数をアドレスのビット数と同じにし、且つ
シフトレジスタの出力の内の一部を列デコーダ９に加え
、他の部分を行デコーダ１０に加えることが必要となる
。
暗号化する暗号回路６も暗号回路５とほぼ同様な構成と
することができる。但し、暗号回路６の場合は、シフト
レジスタの段数をアドレスのビット数と同じにし、且つ
シフトレジスタの出力の内の一部を列デコーダ９に加え
、他の部分を行デコーダ１０に加えることが必要となる
。
また、第３図はメモリ回路８から読出された暗号化され
たデータを元のデータに復元する復元回路７の構成例を
示すブロック図であり、読出しデータのピント数と同じ
段数を有し、セットされたデータをシフトクロックに従
って庄原シフトするシフトレジスタ７１と、シフトレジ
スタ７１に読出しデータがセットされる毎に暗号キーレ
ジスタ４にセットされている暗号キーによって定まる数
のシフトクロックを出力するシフトクロック発生回路７
２とから構成される装置 データバッファ１３にセットされた読出しデータはシフ
トレジスタ７１に並列的にセットされ、シフトクロック
発生回路７２はシフトレジスタ７１に読出しデータがセ
ットされると、暗号キーによって定まる数のシフトクロ
ックを出力する。これにより、シフトレジスタ７２にセ
ットされた読出しデータが左型シフトされて元のデータ
に復元され、復元されたデータがシフトレジスタ７２か
らゲート回路Ｇ３に並列的に出力される。
たデータを元のデータに復元する復元回路７の構成例を
示すブロック図であり、読出しデータのピント数と同じ
段数を有し、セットされたデータをシフトクロックに従
って庄原シフトするシフトレジスタ７１と、シフトレジ
スタ７１に読出しデータがセットされる毎に暗号キーレ
ジスタ４にセットされている暗号キーによって定まる数
のシフトクロックを出力するシフトクロック発生回路７
２とから構成される装置 データバッファ１３にセットされた読出しデータはシフ
トレジスタ７１に並列的にセットされ、シフトクロック
発生回路７２はシフトレジスタ７１に読出しデータがセ
ットされると、暗号キーによって定まる数のシフトクロ
ックを出力する。これにより、シフトレジスタ７２にセ
ットされた読出しデータが左型シフトされて元のデータ
に復元され、復元されたデータがシフトレジスタ７２か
らゲート回路Ｇ３に並列的に出力される。
尚、上述した実施例は、アドレスとデータの暗号キーを
同一のキーとしたが、暗号キーレジスタ４にそれぞれの
暗号キーを格納させ、暗号回路５と復元回路７には一方
の暗号キーを、暗号回路６には他方の暗号キーを加える
構成としても良い。
同一のキーとしたが、暗号キーレジスタ４にそれぞれの
暗号キーを格納させ、暗号回路５と復元回路７には一方
の暗号キーを、暗号回路６には他方の暗号キーを加える
構成としても良い。
また、更に、読出し専用メモリ１を１チツプ化するよう
にしても良いことは勿論である。また、暗号回路５，６
、復元回路７は上述した実施例の構成に限定されるもの
ではなく、任意の構成とすることができるものである。
にしても良いことは勿論である。また、暗号回路５，６
、復元回路７は上述した実施例の構成に限定されるもの
ではなく、任意の構成とすることができるものである。
以上説明したように、本発明は、データの書込み時、暗
号キーレジスフにセットされた暗号キーに基づいて書込
みデータ及び書込みアドレスを暗号化するようにし、デ
ータの読出し時、暗号キーレジスタにセットされている
暗号キーによって暗号化されたアドレスによってメモリ
回路に書込まれているデータを読出し、読出したデータ
を暗号キーによって復元するようにしたものであるから
、データの書込み時に用いた暗号キーを秘密にすること
により、記憶内容の機密性を保持することができる効果
がある。
号キーレジスフにセットされた暗号キーに基づいて書込
みデータ及び書込みアドレスを暗号化するようにし、デ
ータの読出し時、暗号キーレジスタにセットされている
暗号キーによって暗号化されたアドレスによってメモリ
回路に書込まれているデータを読出し、読出したデータ
を暗号キーによって復元するようにしたものであるから
、データの書込み時に用いた暗号キーを秘密にすること
により、記憶内容の機密性を保持することができる効果
がある。
第１図は本発明の実施例のプロ・ツタ図、第２図は暗号
回路５の構成例を示すブロック図及び、 第３図は復元回路７の構成例を示すブロック図である。 図に於いて、ｌ・・・読出し専用メモリ、２・・・入出
カバソファ、３・・・コントロール回路、４・・・暗号
キーレジスタ、５．６・・・暗号回路、７・・・復元回
路、８・・・メモリ回路、９・・・列デコーダ、１０・
・・行デコーダ、１１・・・列選択回路、１２・・・メ
モリセルマトリクス、１３・・・データバッファ、１４
・・・データバス、１５・・・アドレスバス、５１．７
１・・・シフトレジスタ、５２．７２・・・シフトクロ
ック発生回路。
回路５の構成例を示すブロック図及び、 第３図は復元回路７の構成例を示すブロック図である。 図に於いて、ｌ・・・読出し専用メモリ、２・・・入出
カバソファ、３・・・コントロール回路、４・・・暗号
キーレジスタ、５．６・・・暗号回路、７・・・復元回
路、８・・・メモリ回路、９・・・列デコーダ、１０・
・・行デコーダ、１１・・・列選択回路、１２・・・メ
モリセルマトリクス、１３・・・データバッファ、１４
・・・データバス、１５・・・アドレスバス、５１．７
１・・・シフトレジスタ、５２．７２・・・シフトクロ
ック発生回路。
Claims (1)
- 【特許請求の範囲】 暗号キーがセットされる暗号キーレジスタと、該暗号
キーレジスタにセットされた暗号キーに基づいてアドレ
スを暗号化するアドレス暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て書込みデータを暗号化するデータ暗号回路と、 前記暗号キーレジスタにセットされた暗号キーに基づい
て暗号化されたデータを元のデータに復元する復元回路
と、 メモリ回路とを備え、 該メモリ回路はデータの書込み時、前記データ暗号回路
で暗号化されたデータを前記アドレス暗号回路で暗号化
されたアドレスに書込み、データの読出し時、前記アド
レス暗号回路で暗号化されたアドレスに記憶されている
データを読出し、前記復元回路に加えることを特徴とす
るデータ機密保護機構付き読出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298022A JPS63149747A (ja) | 1986-12-15 | 1986-12-15 | デ−タ機密保護機構付き読出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298022A JPS63149747A (ja) | 1986-12-15 | 1986-12-15 | デ−タ機密保護機構付き読出し専用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63149747A true JPS63149747A (ja) | 1988-06-22 |
Family
ID=17854101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61298022A Pending JPS63149747A (ja) | 1986-12-15 | 1986-12-15 | デ−タ機密保護機構付き読出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63149747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266591A (ja) * | 1988-09-01 | 1990-03-06 | Tamura Electric Works Ltd | カードおよびカードリーダ装置 |
| JP2002032268A (ja) * | 2000-07-13 | 2002-01-31 | Fujitsu Ltd | 処理装置および集積回路 |
-
1986
- 1986-12-15 JP JP61298022A patent/JPS63149747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0266591A (ja) * | 1988-09-01 | 1990-03-06 | Tamura Electric Works Ltd | カードおよびカードリーダ装置 |
| JP2002032268A (ja) * | 2000-07-13 | 2002-01-31 | Fujitsu Ltd | 処理装置および集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0556928B1 (en) | A device for enciphering and deciphering, by means of the DES algorithm, data to be written to or read from a hard disk | |
| KR930008041B1 (ko) | 마이크로 콘트롤러 | |
| US4797928A (en) | Encryption printed circuit board | |
| KR100445406B1 (ko) | 데이터 암호화 장치 및 그 방법 | |
| US20190384939A1 (en) | Data Protection Device and Method and Storage Controller | |
| US4764959A (en) | Single-chip microcomputer with encryptable function on program memory | |
| KR970063006A (ko) | 통신시스템 및 통신방법 | |
| US8681996B2 (en) | Asymmetric key wrapping using a symmetric cipher | |
| GB2617041A (en) | Crypto-erasure of data stored in key per IO-enabled device via internal action | |
| US20090257594A1 (en) | Secure debug interface and memory of a media security circuit and method | |
| US20250190372A1 (en) | Data security for memory and computing systems | |
| JPH06243046A (ja) | 情報保護方法及び情報メディア | |
| US7386124B2 (en) | Block encoding method and block encoding/decoding circuit | |
| JPS63149747A (ja) | デ−タ機密保護機構付き読出し専用メモリ | |
| JPS63182758A (ja) | 情報記憶装置 | |
| JP2022043731A5 (ja) | ||
| CN115544587A (zh) | 加密方法、解密方法、芯片和计算机可读存储介质 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| EP0403456B1 (en) | Encryption circuit | |
| US7978850B2 (en) | Manufacturing embedded unique keys using a built in random number generator | |
| JP4247311B2 (ja) | マイクロプロセッサとそのプログラム作成装置及びプログラムデバック装置 | |
| TWI895618B (zh) | 密碼裝置及其密碼方法 | |
| JP2677342B2 (ja) | 携帯形半導体記憶装置システム | |
| JPH02112082A (ja) | マイクロプロセッサおよびそれを用いたｉｃカード | |
| TW202518297A (zh) | 可復現隨機數產生之方法 |