JPS63149934A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPS63149934A JPS63149934A JP61295739A JP29573986A JPS63149934A JP S63149934 A JPS63149934 A JP S63149934A JP 61295739 A JP61295739 A JP 61295739A JP 29573986 A JP29573986 A JP 29573986A JP S63149934 A JPS63149934 A JP S63149934A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- gate circuit
- clock
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 2
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック抽出回路に関し、特にＣＭＩ（Ｃｏｒ
ｄｅｄ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号を用いた
ディジタル信号伝送において、受信したＣＭＩ信号から
クロック信号を抽出するクロック抽出回路に関する。
ｄｅｄ Ｍａｒｋ Ｉｎｖｅｒｓｉｏｎ）符号を用いた
ディジタル信号伝送において、受信したＣＭＩ信号から
クロック信号を抽出するクロック抽出回路に関する。
従来用いられていたクロック抽出回路は、例えば第４図
に示すように、受信したＣＭＩ信号を２分して、１つを
そのままＡＮＤゲート回路２の入力として供給するとと
もに残りを１／４周期の時間だけ遅延回路１により遅延
した後、ＡＮＤゲート回路２に他の人力して供給する。
に示すように、受信したＣＭＩ信号を２分して、１つを
そのままＡＮＤゲート回路２の入力として供給するとと
もに残りを１／４周期の時間だけ遅延回路１により遅延
した後、ＡＮＤゲート回路２に他の人力して供給する。
そして、このＡＮＤゲート回路２の出力をバンドパスフ
ィルタ４に供給してクロック周波数の正弦波を抽出し、
これを基準値と比較するコンパレータ回路５に供給して
クロック信号を作成していた。
ィルタ４に供給してクロック周波数の正弦波を抽出し、
これを基準値と比較するコンパレータ回路５に供給して
クロック信号を作成していた。
なお、第５図は第４図の回路の各部の波形を示しており
、Ａはその波形の上に記載された“１”。
、Ａはその波形の上に記載された“１”。
“０″の情報がＣＭＩ信号にコード化されたときの入力
信号、Ｂは１７４周期の時間ＣＭＩ信号を遅延させた遅
延回路ｌの出力信号、Ｃは信号ＡとＢの論理積をとるＡ
ＮＤゲート回路２の出力信号、Ｄはバンドパスフィルタ
４により信号Ｃから抽出したクロック周波数の正弦波、
Ｅは信号りが供給されるコンパレータ回路５により作ら
れたクロック信号である。
信号、Ｂは１７４周期の時間ＣＭＩ信号を遅延させた遅
延回路ｌの出力信号、Ｃは信号ＡとＢの論理積をとるＡ
ＮＤゲート回路２の出力信号、Ｄはバンドパスフィルタ
４により信号Ｃから抽出したクロック周波数の正弦波、
Ｅは信号りが供給されるコンパレータ回路５により作ら
れたクロック信号である。
上述した従来の構成では、ＣＭＩ信号の“１”自体がク
ロック信号成分を含んでいないため、あＡＮＤゲート回
路２の出力（第５図Ｃの波形）を使用して、このＡＮＤ
ゲート回路２の出力をバンドパスフィルタ４に送り、こ
のフィルタ４の出力からクロック周波数の正弦波を抽出
しているが、第５図Ｃに示されるようなＡＮＤゲート回
路２の出力にはクロック周波数成分が少なく、このため
レベルの高いしかもジッタの少ない正弦波を得ることは
困難である。
ロック信号成分を含んでいないため、あＡＮＤゲート回
路２の出力（第５図Ｃの波形）を使用して、このＡＮＤ
ゲート回路２の出力をバンドパスフィルタ４に送り、こ
のフィルタ４の出力からクロック周波数の正弦波を抽出
しているが、第５図Ｃに示されるようなＡＮＤゲート回
路２の出力にはクロック周波数成分が少なく、このため
レベルの高いしかもジッタの少ない正弦波を得ることは
困難である。
また、Ｏ″のＣＭＩ信号の場合には、クロック信号成分
を多く含んでいるが、第５図Ｃに示されるＡＮＤゲート
回路２の出力ではクロック周波数成分が減少してしまい
、いずれにしろ上述した従来の構成からレベルの高いし
かもジッタの少ない正弦波を得ることが難しい。
を多く含んでいるが、第５図Ｃに示されるＡＮＤゲート
回路２の出力ではクロック周波数成分が減少してしまい
、いずれにしろ上述した従来の構成からレベルの高いし
かもジッタの少ない正弦波を得ることが難しい。
本発明はレベルの高いしかもシフタの少ない正弦波を得
るようにしたクロック抽出回路を提供することを目的と
している。
るようにしたクロック抽出回路を提供することを目的と
している。
本発明のクロック抽出回路は、ＣＭ！信号とこれを１／
４周期遅延する遅延回路出力とを第１のゲート回路に通
し、かつこの第１のゲート回路出力を第２のゲート回路
、バンドパスフィルタ及びクロック信号発生回路に通し
、しかもこのクロック信号発生回路の出力の一部を前記
第２ゲート回路の他の入力として供給する構成としてい
る。
４周期遅延する遅延回路出力とを第１のゲート回路に通
し、かつこの第１のゲート回路出力を第２のゲート回路
、バンドパスフィルタ及びクロック信号発生回路に通し
、しかもこのクロック信号発生回路の出力の一部を前記
第２ゲート回路の他の入力として供給する構成としてい
る。
次に、本発明を図面を参照して説明する。
第１図は本発明のクロック抽出回路の一実施例の回路図
であり、第４図と同一部分には同一符号を付しである。
であり、第４図と同一部分には同一符号を付しである。
第１図において、３は第２のゲート回路とじてのＯＲゲ
ート回路であり、第１のゲート回路としてのＡＮＤゲー
ト回路２の出力とクロック信号発生回路としてのコンパ
レータ回路５の出力を入力として受けるように構成して
いる。
ート回路であり、第１のゲート回路としてのＡＮＤゲー
ト回路２の出力とクロック信号発生回路としてのコンパ
レータ回路５の出力を入力として受けるように構成して
いる。
以下に第２図に示す第図Ａ−Ｆの各部の波形と関係づけ
て回路動作を説明する。
て回路動作を説明する。
いま、第２図Ａの波形の上に示される“１″。
“０”の情報が第２図ＡのＣＭＩ信号として第１図の抽
出回路の入力端子に供給されると、このＣＭｌ信号は２
分され、１つはＡＮＤゲート回路２の入力の１つに供給
され、他の１つは遅延回路ｌを介して第２図Ｂのように
１／４周期の時間だけ遅延された後、ＡＮＤゲート回路
２の抽入力に供給される。ＡＮＤゲート回路２は、両人
力の論理積を求め、この結果第２図Ｃの出力をＯＲゲー
ト回路３の入力の１つに供給する。このＯＲゲート回路
３の出力は、バンドパスフィルタ４を介してコンパレー
タ回路５に供給される。そして、このコンパレータ回路
５の出力はＯＲゲート回路３の入力側にフィードハ・ツ
クされる。
出回路の入力端子に供給されると、このＣＭｌ信号は２
分され、１つはＡＮＤゲート回路２の入力の１つに供給
され、他の１つは遅延回路ｌを介して第２図Ｂのように
１／４周期の時間だけ遅延された後、ＡＮＤゲート回路
２の抽入力に供給される。ＡＮＤゲート回路２は、両人
力の論理積を求め、この結果第２図Ｃの出力をＯＲゲー
ト回路３の入力の１つに供給する。このＯＲゲート回路
３の出力は、バンドパスフィルタ４を介してコンパレー
タ回路５に供給される。そして、このコンパレータ回路
５の出力はＯＲゲート回路３の入力側にフィードハ・ツ
クされる。
したがって、ＯＲゲート回路３の出力はＡＮＤゲート回
路２の出力（第２図Ｃ）とコンパレータ回路５の出力（
第２図Ｅ）の論理和によっ゛て表され、このＯＲゲート
回路３の出力は第２図Ｆとなりバンドパスフィルタ４に
送られ、ここで第２図りに示されるクロック周波数の正
弦波が抽出される。そして、このバンドパスフィルタ４
の出力はコンパレータ回路５に送られ、このコンパレー
タ回路５で第２図Ｅに示すようなりロック信号が作られ
、出力側に送出される。
路２の出力（第２図Ｃ）とコンパレータ回路５の出力（
第２図Ｅ）の論理和によっ゛て表され、このＯＲゲート
回路３の出力は第２図Ｆとなりバンドパスフィルタ４に
送られ、ここで第２図りに示されるクロック周波数の正
弦波が抽出される。そして、このバンドパスフィルタ４
の出力はコンパレータ回路５に送られ、このコンパレー
タ回路５で第２図Ｅに示すようなりロック信号が作られ
、出力側に送出される。
このようにすると、クロック周波数成分の抽出を行うバ
ンドパスフィルタ４の入力としての第２図Ｆの信号中に
は、ＡＮＤゲート回路２の出力の他にコンパレータ回路
５の出力がフィードバックされて含まれるため、従来回
路のクロック抽出信号であるＡＮＤゲート回路２の出力
（第５図Ｃ）のみよりも多くのクロック周波数成分が含
まれることになる。
ンドパスフィルタ４の入力としての第２図Ｆの信号中に
は、ＡＮＤゲート回路２の出力の他にコンパレータ回路
５の出力がフィードバックされて含まれるため、従来回
路のクロック抽出信号であるＡＮＤゲート回路２の出力
（第５図Ｃ）のみよりも多くのクロック周波数成分が含
まれることになる。
なお、〜第３図に示すように、第１のゲート回路と第２
のゲート回路を入れ換えた回路構成とじても同様の効果
を得ることができる。
のゲート回路を入れ換えた回路構成とじても同様の効果
を得ることができる。
以上説明したように本発明は、ＣＭＩ信号を含んだ成分
を送出する第１のゲート回路の出力とともにクロンク信
号発生回路の出力を第２のゲートを通した上でクロック
抽出信号であるバンドパスフィルタの入力としているの
で、レベルが高くしかもジッタの少ないクロック信号を
得ることができる。
を送出する第１のゲート回路の出力とともにクロンク信
号発生回路の出力を第２のゲートを通した上でクロック
抽出信号であるバンドパスフィルタの入力としているの
で、レベルが高くしかもジッタの少ないクロック信号を
得ることができる。
第１図は本発明のクロック抽出回路の一実施例の回路図
、第２図は第１図の各部の波形を示す波形図、第３図は
本発明の他の実施例の回路図、第４図は従来のクロック
抽出回路の一例を示す回路図、第５図は第４図の各部の
波形を示す波形図である。 １・・・遅延回路、２・・・ＡＮＤゲート回路、３・・
・ＯＲゲート回路、４・・・バンドパスフィルタ、５・
・・コンパレータ回路。 ・４′Ｎ 代理人 弁理士 鈴 木 章 夫 二・・。
、第２図は第１図の各部の波形を示す波形図、第３図は
本発明の他の実施例の回路図、第４図は従来のクロック
抽出回路の一例を示す回路図、第５図は第４図の各部の
波形を示す波形図である。 １・・・遅延回路、２・・・ＡＮＤゲート回路、３・・
・ＯＲゲート回路、４・・・バンドパスフィルタ、５・
・・コンパレータ回路。 ・４′Ｎ 代理人 弁理士 鈴 木 章 夫 二・・。
Claims (2)
- （１）ＣＭＩ信号を１／４周期の時間遅延する遅延回路
と、この遅延回路出力と前記ＣＭＩ信号とを入力として
受ける第１のゲート回路と、この第１のゲート回路出力
を入力の１つとして受ける第２のゲート回路と、この第
２のゲート回路出力を受けてクロック周波数の正弦波を
抽出するバンドパスフィルタと、このバンドパスフィル
タの出力に基づいてクロック信号を形成するクロック信
号発生回路とを備え、このクロック信号発生回路の出力
の一部は前記第２ゲート回路の他の入力として供給する
ように構成したことを特徴とするクロック抽出回路。 - （２）第１ゲート回路をＡＮＤゲート回路で、第２ゲー
ト回路をＯＲゲート回路で構成してなる特許請求の範囲
第１項記載のクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295739A JPS63149934A (ja) | 1986-12-13 | 1986-12-13 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61295739A JPS63149934A (ja) | 1986-12-13 | 1986-12-13 | クロツク抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63149934A true JPS63149934A (ja) | 1988-06-22 |
Family
ID=17824542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61295739A Pending JPS63149934A (ja) | 1986-12-13 | 1986-12-13 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63149934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081982A (ja) * | 2005-09-15 | 2007-03-29 | Ntt Electornics Corp | クロック再生回路 |
-
1986
- 1986-12-13 JP JP61295739A patent/JPS63149934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081982A (ja) * | 2005-09-15 | 2007-03-29 | Ntt Electornics Corp | クロック再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5103114A (en) | Circuit technique for creating predetermined duty cycle | |
| US4166249A (en) | Digital frequency-lock circuit | |
| JPS62245814A (ja) | パルス回路 | |
| JPH0683192B2 (ja) | 同期デジタル列のジツタを、そのビツトレ−トを回復すべく減少させる方法及び装置 | |
| JPS63149934A (ja) | クロツク抽出回路 | |
| JP2864143B2 (ja) | 信号検出回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| JPH03163908A (ja) | クロツク信号遅延回路 | |
| KR950013049A (ko) | 스퓨리어스 신호의 확산방법 | |
| JPH042216A (ja) | 周波数変換回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPS59105123A (ja) | クロツク回路 | |
| JPS54159210A (en) | Emphasis circuit of fm modulator and demodulator | |
| JPH03204251A (ja) | クロック同期回路 | |
| JPS6342240A (ja) | 位相比較回路 | |
| JPH0258947A (ja) | 周波数変調回路 | |
| JPS63101919A (ja) | クロツク制御回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPS5967730A (ja) | Ｐｌｌ回路 | |
| JPS6013333B2 (ja) | 位相同期方式 | |
| JPS59191927A (ja) | 同期回路 | |
| JPH03106124A (ja) | ３分周回路 | |
| JPS62293826A (ja) | 信号変換回路 | |
| JPS62296612A (ja) | 遅延回路 | |
| JPH06224893A (ja) | クロック信号抽出回路 |