JPS63152128A - コンタクトホ−ルの形成方法 - Google Patents
コンタクトホ−ルの形成方法Info
- Publication number
- JPS63152128A JPS63152128A JP61298831A JP29883186A JPS63152128A JP S63152128 A JPS63152128 A JP S63152128A JP 61298831 A JP61298831 A JP 61298831A JP 29883186 A JP29883186 A JP 29883186A JP S63152128 A JPS63152128 A JP S63152128A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- opening
- contact hole
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 abstract description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- 239000002184 metal Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 229920001721 polyimide Polymers 0.000 abstract description 9
- 239000010409 thin film Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005554 pickling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に厚膜の絶縁膜を壁とする精密なコン
タクトホールを形成するコンタクトホールの形成方法に
関するものである。
タクトホールを形成するコンタクトホールの形成方法に
関するものである。
各種の電気・電子部品におい゛こ、電極などを形成する
場合に、基板上に厚膜の絶縁膜を壁とするコンタクトホ
ールを形成して行うことがある。
場合に、基板上に厚膜の絶縁膜を壁とするコンタクトホ
ールを形成して行うことがある。
以下、これらのうち、半導体装置、特に、高周波領域の
ミクサとし℃使用するＧａ Ａｓビームリードショット
キーバリアダイオード（以下ＳＢＤと記す）の場合を例
に説明する。
ミクサとし℃使用するＧａ Ａｓビームリードショット
キーバリアダイオード（以下ＳＢＤと記す）の場合を例
に説明する。
第２図は従来のＧａＡｓビームリードＳＢＤのショット
キー接合部の形成法を示す断面図である。
キー接合部の形成法を示す断面図である。
ＧａＡｓ単結晶基板上に、Ｎ型の不純物濃度Ｉ Ｘ Ｉ
０１８ｃｒｎ−３以上、厚さ１０ミクロン程度のバッ
ファ一層と、Ｎ型の不純物濃度２×１０ｃｒｎ 、厚さ
０．２ミクロンの動作層をそれぞれエピタキシャル結晶
成長法により形成したＧａＡｓウェハ１を表面処理した
後（図（ａ））、ＧａＡｓウェハｌ上に厚さ５ミクロン
の？リイミド膜２を壁とする５ミクロン直径の開口３を
形成する（図（ｂ））。
０１８ｃｒｎ−３以上、厚さ１０ミクロン程度のバッ
ファ一層と、Ｎ型の不純物濃度２×１０ｃｒｎ 、厚さ
０．２ミクロンの動作層をそれぞれエピタキシャル結晶
成長法により形成したＧａＡｓウェハ１を表面処理した
後（図（ａ））、ＧａＡｓウェハｌ上に厚さ５ミクロン
の？リイミド膜２を壁とする５ミクロン直径の開口３を
形成する（図（ｂ））。
この間口３の形成は、公知のホトエツチング法、あるい
は感光性ポリイミドを使用したりソグラフィ法【よる。
は感光性ポリイミドを使用したりソグラフィ法【よる。
その後、公知のスパッター蒸着法あるいは抵抗加熱蒸着
法により、Ｔｉ ／ Ｐｔ ／ Ａｕ 、 Ｃｒ ／
Ａｕ等の金属薄膜４を蒸着し、ショットキー金属を形成
する（図（Ｃ））。この場合、金属薄膜４がＧａＡｓウ
ェハｌに直接接触する５ミクロン直径の開口部分のみが
ＧａＡｓビームリードＳＢＤのショットキー接合となる
が、ＧａＡｓウニ・・１に直接接触する部分以外にも、
金属薄膜４を、ショットキー接合への電気的な配線とし
て最小限ポリイミド膜２上に残しておく必要がある。
法により、Ｔｉ ／ Ｐｔ ／ Ａｕ 、 Ｃｒ ／
Ａｕ等の金属薄膜４を蒸着し、ショットキー金属を形成
する（図（Ｃ））。この場合、金属薄膜４がＧａＡｓウ
ェハｌに直接接触する５ミクロン直径の開口部分のみが
ＧａＡｓビームリードＳＢＤのショットキー接合となる
が、ＧａＡｓウニ・・１に直接接触する部分以外にも、
金属薄膜４を、ショットキー接合への電気的な配線とし
て最小限ポリイミド膜２上に残しておく必要がある。
このポリイミド膜２上に残った金属薄膜４とＧａＡｓウ
ェハ１が構成する浮遊容量がデバイス特性の劣化に連な
るので、この浮遊容量の低減のために、ポリイミド膜２
等の厚い絶縁膜によることが必要となる。
ェハ１が構成する浮遊容量がデバイス特性の劣化に連な
るので、この浮遊容量の低減のために、ポリイミド膜２
等の厚い絶縁膜によることが必要となる。
ところが、一般的に絶縁膜が厚くなればなる程、精密な
開口を形成することが困難となり、従来の方法では、上
記に示すように厚さ５ミクロンの絶縁膜に対して直径５
ミクロン程度の開口を形成する場合、精度にばらつきが
生ずることは避けられない。
開口を形成することが困難となり、従来の方法では、上
記に示すように厚さ５ミクロンの絶縁膜に対して直径５
ミクロン程度の開口を形成する場合、精度にばらつきが
生ずることは避けられない。
従来の方法では、基板上に形成する厚膜の絶縁膜を壁と
するショットキー金属用のコンタクトホールの精度にば
らつきが生じ、ＧａＡｓビームリードＳＢＤの接合容量
、電圧・電流特性等がばらつき、歩留りの向上を阻害す
るという問題があった。
するショットキー金属用のコンタクトホールの精度にば
らつきが生じ、ＧａＡｓビームリードＳＢＤの接合容量
、電圧・電流特性等がばらつき、歩留りの向上を阻害す
るという問題があった。
また、従来の方法では、形成する開口の穴径は、５ミク
ロンが限度であり、よシ小さい穴径の場合は、制御が困
難で、小さい接合容量を持った超高周波用のＧａＡｓビ
ームリードＳＢＤの特性改良を困難としていた。
ロンが限度であり、よシ小さい穴径の場合は、制御が困
難で、小さい接合容量を持った超高周波用のＧａＡｓビ
ームリードＳＢＤの特性改良を困難としていた。
この発明は上記のような問題を解消するためになされた
もので、基板上に厚膜の絶縁膜を壁とする精度のよいコ
ンタクトホールを形成するコンタクトホールの形成方法
を提供することを目的とする。
もので、基板上に厚膜の絶縁膜を壁とする精度のよいコ
ンタクトホールを形成するコンタクトホールの形成方法
を提供することを目的とする。
この発明の方法は、基板上に薄膜の絶縁膜を壁とする精
密な開口を形成した後、該基板上に上記薄膜の絶縁膜を
覆って厚膜の絶縁膜を形成し該絶縁膜に上記開口を含む
コンタクトホール全形成する方法である。
密な開口を形成した後、該基板上に上記薄膜の絶縁膜を
覆って厚膜の絶縁膜を形成し該絶縁膜に上記開口を含む
コンタクトホール全形成する方法である。
第１図はこの発明の方法によるＧａＡｓビームＩＪ −
ドＳＢＤのショットキー接合部の形成法を示す断面図で
ある。
ドＳＢＤのショットキー接合部の形成法を示す断面図で
ある。
第２図に示すものと同一の状態のＧａＡｓウェハ１（図
（ａ））上に、ス）４ツタ蒸着法等により厚さ０．３ミ
クロンの薄い酸化シリコンの絶縁膜５を形成し、公知の
ホトエッチ法により開口６を形成する（図（ｂ））。
（ａ））上に、ス）４ツタ蒸着法等により厚さ０．３ミ
クロンの薄い酸化シリコンの絶縁膜５を形成し、公知の
ホトエッチ法により開口６を形成する（図（ｂ））。
次に、薄い酸化シリコンの絶縁膜５上に形成した厚膜の
ポリイミド膜２ｆｃ壁として先に形成した開口６に連結
し、境界面では開口６より広くなる開ロアを形成する（
図（Ｃ））。この間ロアの形成は、従来と同様、公知の
ホトエツチング法、あるいは感光性ポリイミドを使用し
たりソグラフィ法による。
ポリイミド膜２ｆｃ壁として先に形成した開口６に連結
し、境界面では開口６より広くなる開ロアを形成する（
図（Ｃ））。この間ロアの形成は、従来と同様、公知の
ホトエツチング法、あるいは感光性ポリイミドを使用し
たりソグラフィ法による。
この場合、ショットキー接合となる部分のＧａ Ａｓウ
ェハの露出面の径の制御は、薄い０．３ミクロンの酸化
シリコン５の加工精度で決まり、従来の方法に比べ、大
幅な精度の改善が実現できる。
ェハの露出面の径の制御は、薄い０．３ミクロンの酸化
シリコン５の加工精度で決まり、従来の方法に比べ、大
幅な精度の改善が実現できる。
薄い絶縁膜５を酸化シリコン以外の絶縁物、例えば、ポ
リイミドの膜とし℃も同様な効果が得られる。
リイミドの膜とし℃も同様な効果が得られる。
上記加工を施したＧａＡｇウェハに金属薄膜４を蒸着し
、ショットキー金属を形成する（図（ｄ））。
、ショットキー金属を形成する（図（ｄ））。
以上のとおり、本発明によれば、基板上に形成する厚膜
の絶縁膜を壁とするコンタクトホールの精度が向上し、
接合面の精度が要求される物品の特性改善や歩留向上な
どに寄与するところ大である。例えば、Ｇａ Ａｓビー
ムリードＳＢＤのショットキー接合の形成に適用すると
、特性が均一化され、歩留が向上する。
の絶縁膜を壁とするコンタクトホールの精度が向上し、
接合面の精度が要求される物品の特性改善や歩留向上な
どに寄与するところ大である。例えば、Ｇａ Ａｓビー
ムリードＳＢＤのショットキー接合の形成に適用すると
、特性が均一化され、歩留が向上する。
第１図はこの発明の方法によるＧａＡｓビームＩＪ−ド
ＳＢＤのショットキー接合部の形、酸洗を示す断面図、
第２図は従来のＧａＡｓビームリードＳＢＤのショット
キー接合部の形成法を示す断面図である。 １・・・ＧａＡｓウェハ、２・・・ポリイミド膜、４・
・・金属薄膜、５・・・酸化シリコン膜、６，７・・・
開口。 特許出願人 新日本無線株式会社 第２図 第１図
ＳＢＤのショットキー接合部の形、酸洗を示す断面図、
第２図は従来のＧａＡｓビームリードＳＢＤのショット
キー接合部の形成法を示す断面図である。 １・・・ＧａＡｓウェハ、２・・・ポリイミド膜、４・
・・金属薄膜、５・・・酸化シリコン膜、６，７・・・
開口。 特許出願人 新日本無線株式会社 第２図 第１図
Claims (1)
- 基板上に厚膜の絶縁膜を壁とする精密なコンタクトホー
ルを形成するコンタクトホールの形成方法で、基板上に
薄膜の絶縁膜を壁とする精密な開口を形成した後、該基
板上に上記薄膜の絶縁膜を覆うて厚膜の絶縁膜を形成し
該絶縁膜に上記開口を含むコンタクトホールを形成する
コンタクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298831A JPS63152128A (ja) | 1986-12-17 | 1986-12-17 | コンタクトホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298831A JPS63152128A (ja) | 1986-12-17 | 1986-12-17 | コンタクトホ−ルの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63152128A true JPS63152128A (ja) | 1988-06-24 |
Family
ID=17864784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61298831A Pending JPS63152128A (ja) | 1986-12-17 | 1986-12-17 | コンタクトホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63152128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067650A (ja) * | 2008-09-09 | 2010-03-25 | Sharp Corp | 半導体装置、その半導体装置の製造方法及びパワーモジュール |
-
1986
- 1986-12-17 JP JP61298831A patent/JPS63152128A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067650A (ja) * | 2008-09-09 | 2010-03-25 | Sharp Corp | 半導体装置、その半導体装置の製造方法及びパワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| US3271636A (en) | Gallium arsenide semiconductor diode and method | |
| JPS63152128A (ja) | コンタクトホ−ルの形成方法 | |
| CA1271850A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPS62237763A (ja) | 半導体装置の製造方法 | |
| US4621415A (en) | Method for manufacturing low resistance sub-micron gate Schottky barrier devices | |
| KR100266560B1 (ko) | 박막트랜지스터제조방법 | |
| JP2544781B2 (ja) | 半導体素子の製造方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS60133761A (ja) | 半導体装置及びその製造方法 | |
| JPS61216487A (ja) | 半導体装置の製造方法 | |
| JPH01165126A (ja) | 半導体装置の製造方法 | |
| JPS628573A (ja) | 半導体装置およびその製造方法 | |
| JPH01133381A (ja) | 超電導トランジスタ | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2001135645A (ja) | 半導体装置及びその製造方法 | |
| JPH04336432A (ja) | 電界効果トランジスタ | |
| JPH07130763A (ja) | 化合物半導体装置の製造方法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPS6161549B2 (ja) | ||
| JPS6461019A (en) | Manufacture of compound semiconductor device | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS61280671A (ja) | 化合物半導体装置の製造方法 |