JPS63152165A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に、アバラン
シェ降伏を利用したクランプダイオードのクランプ電圧
の変動を防止するのに適用して有効な技術に関するもの
である。

〔従来の技術〕

例えばダイナミックＲＡＭ　（Ｒａｎｄｏｍ、Ａｃｃｅ
ｓｓ　Ｍｅ■ｏｒｙ）において、メモリセルを構成する
キャパシタを、ＭＯ５容量及びその一方の電極である第
１導電型半導体領域下に第２導電型半導体領域を付加し
て形成したｐｎ接合容量とからなるいわゆる）１ｉ−Ｃ
構造とすることにより、ソフトエラー率を低減し蓄積容
量を増大させる技術が知られている（例えば、特願昭６
０−８６３９３号など）。

〔発明が解決しようとする問題点〕

本発明者は、このＨｉ−Ｃ構造のキャパシタを有するダ
イナミックＲＡＭについて検討した。

すなわち＋　Ｈｉ−Ｃ４ｉＩ造のキャパシタにおいては
、キャパシタ用の電極を構成するプレートの下方におけ
る半導体基板中に例えばｎ゛型の半導体領域と例えばｐ
４型の半導体領域とを設けることにより蓄積容量を増大
させている。

しかしながら１本発明者の検討結果によれば。

ダイナミックＲＡＭの製造後に加速試験を行う際には、
電源電圧Ｖ。。及び基板バイアスＶＢｇを通常動作時の
値（例えば■。。＝＋５Ｖ、ＶＢｇ＝−３Ｖ）よりもか
なり高い値（例えばＶ。Ｃ＝＋７Ｖ、Ｖｇ、＝−４，２
ｖ）に設定して試験を行うため、これらの半導体領域に
より構成されるダイオードに過大な逆バイアスが印加さ
れ、接合破壊が生じてしまう。

本発明の目的は、メモリセルに印加される電圧を一定電
圧以下とする（クランプする）技術を提供することにあ
る。

本発明の他の目的は、クランプ電圧の変動を防止するこ
とが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。

すなわち、メモリセルとは異なる領域におけるフィール
ド絶縁膜で囲まれた活性領域中に、例えばｎ゛型の半導
体領域と例えばｐ゛型の半導体領域とを設けて電圧クラ
ンプ用のアバランシェダイオードを構成する。

〔作　用〕

上記した手段によれば、メモリセルに印加される電圧を
ダイオードの降伏電圧ＢＶＪにクランプして、メモリセ
ルのキャパシタの破壊を防止することができる。

〔実施例〕

以下１本発明の構成について、一実施例に基づき図面を
参照しながら説明する。

第１図に示すように１本実施例によるダイナミックＲＡ
Ｍにおいては、例えばｐ型シリコン（Ｓｉ）基板のよう
な半導体基板１に例えばＳｉＯ２膜のようなフィールド
絶縁膜２が設けられ、これによって素子間分離が行われ
ている。このフィールド絶縁膜２で囲まれた活性領域の
表面には、例えば５１０２膜のような絶縁膜３と３Ａと
が設けられている。この絶縁膜３上には、例えば多結晶
シリコン膜から成るキャパシタＣの一方の電極を構成す
る例えば第１層の多結晶シリコン膜から成るプレート４
が設けられている。一方、絶縁膜３Ａ上には。

ワード線Ｗが形成されている。ワード線Ｗは、例えば第
２層の多結晶シリコン膜からなる。プレート４には例え
ば電源電圧の半分の電圧Ｖｃ　ｃ　／　２が印加される
。そして、半導体基板１と前記プレート４との間に前記
絶縁膜３を挟んだ構造によりキャパシタＣが構成されて
いる。すなわち、前記プレート４の下方における半導体
基板１中には、キャパシタＣの他方の電極を構成する例
えばｎ４型の半導体領域５が設けられ、この半導体領域
５の下方に例えばＰ′″型の半導体領域６が設けられて
いる。そして、前記キャパシタＣは、これらの半導体領
域５，６の間の接合容量により蓄積容量を増大させた、
）ｌｉ−Ｃ構造となっている。また、前記半導体基板ｌ
中には、前記ワード線Ｗに対して自己整合的に例えばｎ
゛型の半導体領域７．８が設けられている。領域７には
、図示しないデータ線りが接続される。前記ワード線Ｗ
をゲート電極とし。

前記半導体領域７，８をソース領域及びドレイン領域と
して、アクセストランジスタ（メモリセル選択用Ｍ　Ｉ
　Ｓ　ＦＥ、Ｔ）　Ｔが構成されている。そして、第４
図に示すように、このアクセストランジスタＴと前記キ
ャパシタＣとにより、公知の１ＭＯ３ＦＥＴ型（１トラ
ンジスタ１キヤパシタ型）のメモリセルが構成されてい
る。

一方、例えばチップの周辺領域におけるフィールド絶縁
膜２で囲まれた活性領域中には、例えばｎ゛型の半導体
領域９が設けられ、さらにこの半導体領ｆｆｉ、９の下
方に例えばＰ゛型の半導体領域１０が設けられている。

後述するように、半導体領域９及び１０は、夫々、半導
体領域５及び６と同一製造工程によって形成される。

これらの半導体領域９．１０により、第２図に示すよう
なＩ−Ｖ特性を有する電圧クランプ用のアバランシェダ
イオードＤが構成されている。

第３図に示すように、このダイオードＤにより。

メモリセルに印加される電圧をダイオードＤの降伏電圧
Ｂ　Ｖ　ｒにクランプしている。具体的には、ダイオー
ドＤは、ダイナミックＲＡＭのチップの外部端子ｐｖｃ
ｃと基板との間に接続される。外部端子Ｐｖｃｃはチッ
プに電源電圧Ｖｃｃを供給するための端子である。すな
わち、半導体領域９には電源電圧ＶＣＣが供給される。

一方、半４体領域１０は、半導体領域６に印加される電
位と実質的に同電位とされ、本実施例においては、基板
と同電位ｖｌｆｆｏとされる。外部端子Ｐｖｃｃの電圧
は、ダイナミックＲＡＭの各内部回路ブロックに動作電
圧として供給される。

本実施例においては、降伏電圧ＢＶｙは例えば、約１１
Ｖとされる。

ダイナミックＲＡＭの製造後に行う加速試験の際に、例
えば、８ｖ程度の高い電源電圧■。Ｃを外部端子Ｐｖｃ
ｃに印加すると５例えば−４，５ｖ程度の高い基板バイ
アス電圧ＶｅＢがチップに内蔵される電圧発生回路（図
示せず）によって発生され、基板に供給される。しか、
し、本実施例においては、ダイオードＤにより、基板と
内部回路の動作電圧との差は約１１Ｖにクランプされる
。具体的には、端子Ｐｖｃｃの電位は約７ｖとされ、一
方、これにより基板の電位は約−４ｖとされる。

これにより、加速試験において、いずれのメモリセルに
ハイレベルのフルライト（ワード線Ｗのブースト等によ
り半導体領域５に電源電圧がほぼそのまま現われるよう
な書き込み）を行なっても、半導体領域５．６により構
成されるダイオードに印加される電圧は常にＢＶｙにク
ランプされるから、接合破壊を防止することができる。

なお、第３図に示すように、アドレス信号等が印加され
る外部端子ＰＡＤには、ＭＩＳＦＥＴＴ２とＴ３の破壊
を防止するために、保護回路が接続される。保護回路は
、公知の種々の回路からなっていてよいが、本実施例の
それは抵抗Ｒとダイオード形態に接続されたＮチャネル
ＭＩＳＦＥＴＴｌとからなる。さらに１本実施例では、
上記保護回路にダイオードＤと同一の構造を有するダイ
オードＤ′が付加されている。これにより、保護回路の
働きを一層向上できる。

本実施例においては、ダイオードＤ（及びＤ’）の半導
体領域１０は、フィールド絶縁膜２と接しないように設
けられ、例えばフィールド絶縁膜２からｄ＝０．５μｍ
程度以上離れて設けられている。これは、以下の理由に
よる。半導体領域１０をフィールド絶縁膜に接するよう
に形成すると、本発明者の検討結果によれば、電圧クラ
ンプ用ダイオードに逆バイアスが印加されてアバランシ
ェ降伏が起きた際にフィールド絶縁膜の近傍で発生した
キャリアがフィールド絶縁膜中に注入されて蓄積される
結果、ダイオードＤ及びＤ′の降伏電圧ＢＶＪすなわち
クランプ電圧が変動してしまう。

本発明者は、鋭意検討の結果、上述のようにキャリアが
フィールド絶縁膜中に注入されるのは、フィールド絶Ｒ
膜の近傍にこのフィールド絶縁膜側に向かう電界が存在
するためであることを見い出した。この発見に基づいて
、半導体領域１０はフィールド絶縁膜と接しないように
設けられる。

これによって、第１図に示すように、フィールド絶縁膜
２の近傍においてはこのフィールド絶縁膜２側に向かう
電界が存在しなくなるので、ダイオードＤにおいて、ア
バランシェ降伏により発生したキャリアがフィールド絶
縁膜２中に注入されるのを防止することができる。従っ
て、フィールド絶縁膜２中にキャリアが蓄積されること
によるＢＶｙすなわちクランプ電圧の変動を防止するこ
とができる。

次に、上述のように構成された本実施例によるダイナミ
ックＲＡＭの製造方法の一例について説明する。

第１図に示すように、まず半導体基板１の表面を選択的
に熱酸化してフィールド絶縁膜２を形成した後、このフ
ィールド絶縁膜２で囲まれた活性領域表面を熱酸化して
絶縁膜３を形成する。次に、所定形状のマスクを用いて
半導体基板１中に例えばホウ素のようなｐ型不純物をイ
オン打ち込みして半導体領域６．１０を形成する。領域
６及び１０は、フィールド絶縁膜２及び例えばフォトレ
ジスト膜からなるマスク（図示せず）を用いて選択的に
基板に導入される。同様にして例えばヒ素のようなｎ型
不純物を選択的にイオン打ち込みして半導体領域５．９
を形成する。次に、全面に例えば多結晶シリコン膜を形
成し、この多結晶シリコン膜に例えばリンのような不純
物をドープして低抵抗化した後、この多結晶シリコン膜
をエツチングにより所定形状にパターンニングしてプレ
ート４を形成する。次に、プレート４の表面を熱酸化す
ると共に、基板１表面に新たな絶縁膜（ＳｉＯ２膜）３
Ａをゲート酸化膜として形成する。次に、プレート４と
同様にしてワード線Ｗを形成する。

次に、このワード線Ｗをマスクとして例えばヒ素のよう
なｎ型不純物を半導体基板１中にイオン打ち込みするこ
とにより、このワード線Ｗに対して自己整合的に半導体
領域７．８を形成する。この後、図示省略した層間絶縁
膜、配線等を形成して、目的とするダイナミックＲＡＭ
を完成させる。

以上、本発明者によってなされた発明を前記実施例に基
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
種々変形し得ることは勿論である。

ゲート電極の材料及び構成、トランジスタＴの構造等は
公知の種々のものに変更できる。

メモリセルは１図示したプレーナ型の他、公知のスタッ
クドキャパシタ型や基板内に形成した溝（細孔）を利用
する型であってもよい。

さらに、ダイナミックＲＡＭの他、スタティックＲＡ　
Ｍ等においても、情報蓄積ノード（ＳＲＡＭではメモリ
セルのフリップフロップ回路の一対の入出力ノード）が
、第１導電型の半導体領域と、この下に形成された基板
（又はウェル領域）より不純物濃度が高い第２導電型の
半導体領域とからなるＰＮ接合に接続される場合１本発
明は有効である。

半導体領域９及び１又は１０は、半導体領域５゜６とは
別の製造工程によって独立に形成されるものであっても
よい。この場合にも、領域１０は、フィールド絶縁膜を
マスクとして形成するものではなく、これから離して形
成するのが良い。この場合１例えば領域ｌＯの不純物濃
度を領域６のそれより高くすることにより、ダイオード
Ｄの降伏電圧をキャパシタＣのＰＮ接合のそれより小さ
くできる。従って、メモリの信頼性を高くすることがで
き、また歩留を向上することができる。

例えば１本発明は、クランプダイオードを有する、各種
半導体集積回路装置に適用することができる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば。

下記のとおりである。

すなわち、メモリセルの破壊を防止し、クランプ電圧の
変動を防止することができる。

【図面の簡単な説明】

第１図は１本発明の一実施例によるダイナミックＲＡＭ
を示す断面図、 第２図は、アバランシェ降伏を利用したクランプダイオ
ードのＩ−Ｖ特性を示すグラフ、第３図は、電圧クラン
プ回路を示す図、第４図は、メモリセルを示す回路図で
ある。 図中、１・・半導体基板、２・・・フィールド絶縁膜、
３・・・絶縁膜、４・・・プレート、５〜１０・・・半
導体領域、Ｗ・・・ワード線、Ｔ・・・アクセストラン
ジスタ、Ｃ′キャ′＜′夕である・　　　　　　　　　
　　　ニー＼。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板中に設けられた第１導電型の第１半導体
   領域と第１半導体領域の下方に設けられた第２導電型の
   第２半導体領域とから成るダイオードと、前記第１半導
   体領域と同一工程で形成され、メモリセルの情報蓄積ノ
   ードに接続された第３半導体領域と、第３半導体領域の
   下方に設けられた前記第２半導体領域と同一工程で形成
   された第４半導体領域とを備えた半導体集積回路装置。 ２、前記第２半導体領域がフィールド絶縁膜と接しない
   ようにしたことを特徴とする特許請求の範囲第１項記載
   の半導体集積回路装置。 ３、前記第１及び第３半導体領域がｎ＾＋型の半導体領
   域であり、前記第２及び第４半導体領域がｐ＾＋型の半
   導体領域であることを特徴とする特許請求の範囲第２項
   記載の半導体集積回路装置。 ４、前記第３半導体領域は、メモリセルのキャパシタの
   一方の電極であることを特徴とする特許請求の範囲第２
   項記載の半導体集積回路装置。 ５、半導体基板と、半導体基板の一部に形成された絶縁
   膜と、半導体基板中に形成され、前記絶縁膜によって規
   定された第１導電型の第１半導体領域と、半導体基板中
   の第１半導体領域下に前記絶縁膜から離して形成された
   第２導電型の第２半導体領域とを備え、前記第１及び第
   ２半導体領域によって構成されるダイオードの逆方向の
   降伏電圧を利用することを特徴とする半導体集積回路装
   置。