JPS6315472A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタの製造方法に関するもので
ある。

〔従来の技術及び問題点〕

従来、例えばアクティブドツトマトリクス液晶ディスプ
レイの駆動用として用いられる薄膜トランジスタを製造
する場合には、以下のような方法が用いられている。即
ち、先ず、第２図（Ａ）に示すように、透明絶縁基板１
上に、ゲート電極２となるべき金属をスパッタ又は蒸着
等により成膜したうえでフォトリソグラフィー法により
ゲート電極２を形成する０次に、第２図（Ｂ）に示すよ
うに、ゲート電極２の上に、プラズマＣＶ　Ｄ　（Ｃｈ
ｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法
等により、ゲート絶縁膜３．アモルファスシリコン（以
下ａ　−Ｓｉ　と称する）ＪｔＪ　４　、　　ｎ’ａ−
Ｓｉ　ｆｉ４°を成膜し、フォトリソグラフィー法によ
り所望のパターンを形成する。

さらに、第２図（Ｃ）に示すように、ｎ＋ａ−Ｓｉ層４
°の上に、ソース電極及びドレイン電極となるべき金属
（電極材料）をスパッタ又は蒸着等により成膜し、フォ
トリソグラフィー法によりソース電極５及びドレイン電
極６を形成する。その後、第２図（Ｄ）に示すように、
表示部となるべき透明導電膜をスパッタ又は蒸着等によ
り成膜し、フォトリソグラフィー法により表示部ＴＬ１
７をパターニングする。最後に、第２図（Ｅ）　に示す
ようにソース電極５とドレインｔ　ｆＦｊ　６との間の
チャンネル部のｎ＋ａ−ＳｉＪｔｉ４°を除去して、プ
ラズマＣＶＤ法等により、表面保護膜８を形成する。

以上の工程によって、薄膜トランジスタ９を製造してい
た。

しかしながら、上記従来の製造方法においては、上述し
たようにフォトリソグラフィー法によるパターン形成工
程を都合４回も必要とし、従ってフォトマスクを４枚使
用することになる。このため、製作に多くの時間を要す
ると共に、コストが高くなっている。また、チャンネル
部のｒｉ’ａ−Ｓｉ層４゛がプラズマ中にさらされる回
数が多いために、プラズマによるｎ＋ａ−Ｓｉ　層４’
、　　ａ−Ｓｉ　ｊｉ４のダメージが不可避であり、完
成した薄膜トランジスタの特性が安定しない。さらに、
表示部電極７は透明電極を使用する必要があり、ソース
電極５及びドレイン電極６をも同一材料で形成すること
が考えられているが、液晶ディスプレイの大面積化、微
細化に伴い、透明電極のみによる配線は、抵抗値及びエ
ツチング性（断線等）の点で問題があり且つ歩留りが悪
い。かくして、このような従来における薄膜トランジス
タの製造方法によれば、量産方式として不適であり好ま
しくなかった。

〔発明の目的〕

従って、本発明は、従来要していた薄膜トランジスタの
＊ｍな製造工程を簡略化し、量産に適した薄膜トランジ
スタを歩留りよく製造する方法を提供することを目的と
している。

〔問題点を解決するための手段及び作用〕上記目的は、
本発明によれば、ゲート電極を形成した透明絶縁基板上
に、プラズマＣＶＤ法、スパッタ、蒸着等によりゲート
絶縁膜、アモルファスシリコン（ａ−Ｓｉ）層、　　ｎ
＋ａ−３ｔ　Ｎとソース電極及びドレインｔｐｉとなる
べき電極材料を成膜し、続いてフォトリソグラフィー法
によりソース電極及びドレイン電極をパターニングした
後、該電極をマスクとしてドライプロセスにより表示部
におけるｎ＋ａ−ＳｉＩｉ及びａ−Ｓｉ層を除去し、次
に表示部電極となるべき透明電極材料をスパッタ又は蒸
着等により成膜し、フォトリソグラフィー法により表示
部電極とソース電極及びドレイン電極のチャンネル部を
エツチング除去した後、チャンネル部で露出しているｎ
＋ａ−Ｓｉ層をドライプロセスにより除去し、最後にプ
ラズマＣＶＤ法により表面保護膜を形成することを特徴
とする薄膜トランジスタの製造方法により達成される。

この発明によれば、ソース電極及びドレイン電極をマス
クとして、ドライプロセスにより表示部におけるｎ＋ａ
−Ｓｉ層及びａ−Ｓｉ層を除去するようにしたことによ
り、フォトリソグラフィー法によるパターン形成工程が
３回で済み、従ってフォトマスクも３枚でよく、作業時
間が短縮されると共にコストが低減される。また、チャ
ンネル部のｎ＋ａ−Ｓｉ層、ａ−Ｓｔ層がプラズマ中に
さらされる回数が少な（なるので、プラズマによるｎ＋
ａ−Ｓｉ層、ａ−ｓｉ層のダメージも少なくなり安定し
た特性が得られ、歩留りが向上する等、非常に量産に適
した薄膜トランジスタの製造方法が提供され得る。

本発明の他の特徴は、以下の説明において明らかにされ
ている。

〔実施例〕

以下、図面に基づいて本発明の好適な実施例を詳細に説
明する。

第１図は、本発明による薄膜トランジスタの製造工程を
順次示す概略図である。

先ず、第１図（Ａ）に示すように、予め洗浄。

乾燥させたガラス基板等の透明絶縁基板１１上に、ゲー
ト電極１２となるべき金属をスパッタ又は蒸着等により
成膜し、第１図（Ｂ）に示すように、フォトリソグラフ
ィー法によりゲート電極１２をパターニングする。

次に、第１図（Ｃ）に示すように、ゲート電極１２の上
に、プラズマＣＶＤ法、スパッタ、蒸着等により、ゲー
ト絶縁膜１３．　　ａ−Ｓｉ　層１４　＋　　ｎ”　ａ
　−５Ｓ層１４°、並びにソース電極及びドレイン電極
となるべき一層又は二層の金属（電極材料）を成膜する
。続いて表示部の透過性を良好ならしめるため、第１図
（Ｄ）に示すように、フォトリソグラフィー法によりソ
ース電＄Ｍ１５及びドレイン電極１６をノ（ターニング
し、さらにこれらの電ｆｆ＋１５及び１６をマスクとし
て表示部におけるｎ＋ａ−５Ｓ層１４゛及びａ−ＳｉＪ
ｉ１４をドライプロセスにより取り除く、尚、上記ゲー
ト絶縁膜材料としては、例えば窒化シリコンや酸化シリ
コン等が用いられる。

その後、第１図（Ｅ）に示すように、表示部電極１７と
なるべき透明電極材料、例えば酸化インジウム（１，Ｔ
、Ｏ，）等をスパッタ又は蒸着等により成膜し、さらに
第１図（Ｆ）に示すように、フォトリソグラフィー法に
より表示部電極１７とソース電極１５及びドレイン電極
１６の不要な部分（チャンネル部等）をエツチング除去
してパターニングする。

次いで、第１図（Ｇ）　に示すように、チャンネル部で
露出しているｎ＋ａ−５ｔ　層１４”　をドライプロセ
スにより取り除き、最後に、第１図（Ｈ）に示すように
、プラズマＣＶＤ法等により表面保護膜１８を形成する
。かくして、本発明による薄膜トランジスタ１９が完成
する。

この実施例によれば、ゲート絶縁膜１３．　　ａ−Ｓｉ
層１４及びｎ＋ａ−３Ｓ　層１４゛　　と、ソース電極
及びドレイン電極１５．１６　となるべき金属とが、イ
ンライン方式によって、真空を破らずに成膜され得る。

また、ｎ＋ａ−Ｓｉ　ｌ１１４’　及びａ　−Ｓｉ　層
１４をドライプロセスにより取り除く際（第１図（Ｄ）
参照）、その上に形成されたソース電極１５及びドレイ
ン電極１６がマスクとして利用されるので、フォトレジ
ストのアッシング（０２プラズマ）が不要であり、従っ
てフォトレジストの残留物を考慮する必要がなく、特性
の安定した薄膜トランジスタが製造され得ると共に、ソ
ース電極１５及びドレイン電極１６のパターニング後、
ディップ方式等によりフォトレジストの剥離が短時間に
行われ得る。さらに、チャンネル部の表面がプラズマに
さらされる回数が少なく、従ってプラズマによるｎ＋ａ
　−Ｓｉ　ｆｆＪ　１４”。

ａ　−Ｓｉ　層１４のダメージが少なくなり、安定した
特性が得られ歩留りが向上する。また、フォトリソグラ
フィー法によるパターン形成工程が都合３回で済み、従
ってフォトマスクが３枚でよく、このため作業時間が短
縮されると共に、コストも低減され得る。その上、ソー
スラインの下層には、すべてｎ＋ａ−Ｓｉ　層１４°、
　　ａ−Ｓｉ　Ｊ！ｉ１４及びゲート絶縁膜１３が存在
していることから、ゲートラインとの交差部における絶
縁性が良好であり且つソースラインの段差が少ないこと
から、断線等による不良の発生が減少し、歩留りが向上
する。

〔発明の効果〕

以上述べたように、本発明によれば、ゲート電極を形成
した透明絶縁基板上に、プラズマＣＶＤ法、スパッタ、
蒸着等によりゲート絶縁膜、ａ−ｓｉ層、ｎｊａ−Ｓ４
層とソース電極及びドレイン電極となるべき電極材料を
成膜し、続いてフォトリソグラフィー法によりソース電
極及びドレイン電極をパターニングした後、該電極をマ
スクとしてドライプロセスにより表示部におけるｎ＋ａ
−５Ｓ層及びａ−５Ｓ層を除去し、次に表示部電極とな
るべき透明電極材料をスパッタ又は蒸着等により成膜し
、フォトリソグラフィー法により表示部電極とソース電
極及びドレイン電極のチャンネル部をエツチング除去し
た後、チャンネル部で露出しているｎ＋ａ−３Ｓ層をド
ライプロセスにより除去し、最後にプラズマＣＶＤ法等
により表面保護膜を形成するようにしたから、ソース電
極及びドレイン電極をマスクとして、ドライプロセスに
より表示部におけるｎ’ａ−Ｓｉ層及びａ−Ｓｉ層を除
去するようにしたことにより、フォトリソグラフィー法
によるパターン形成工程が３回になり、従ってフォトマ
スクも３枚でよく、従来方式に比して１回分の作業時間
が短縮されると共に、コストが低減され、また、チャン
ネル部のｎ＋ａ　−３ｔ　ｉＪ　、　　ａ−Ｓｉ層がプ
ラズマ中にさらされる回数が少なく、プラズマによるｎ
＋ａ−Ｓｉ層、ａ−Ｓｉ層のダメージも少なくなり安定
した特性が得られ、歩留りが向上する等の利点がある。

その結果、非常に量産に適した薄膜トランジスタの製造
方法が提供され得る。さらに、ゲート絶縁膜、ａ−Ｓｉ
　層、ｎ＋ａ−Ｓｉ層とソース電極及びドレイン電極と
なるべき電極材料が、順次に真空を破ることなく成膜さ
れ且つエツチング除去され、またソース電極及びドレイ
ン電極と表示部電極のチャンネル部が、１回のフォトリ
ソグラフィー法によりエツチング除去されることにより
、工程が簡羊になると共に作業時間がさらに短縮され得
る。また、ソースラインの下要には、すべてｎ＋ａ−Ｓ
ｉ層及びａ−Ｓ４層とゲート絶縁膜とがあることから、
ゲートラインとの交差部における絶縁性が良好であり、
且つソースラインの段差が少なく、従って断線等による
不良の発生が減少し、歩留りが向上する等、量産に適し
さらに液晶ディスプレイの大面積化、微細化にも対応し
得る。

【図面の簡単な説明】

第１図は本発明による薄膜トランジスタの製造方法の一
実施例を示す概略図である。 第２図は従来の薄膜トランジスタの製造方法を示す概略
図である。 １１・−・・透明絶縁基板：１２・−ゲート電極；１３
−・・・ゲート絶ｇ膜；　１４−・アモルファスシリコ
ン（ａ−Ｓｉ）Ｎ；１４’　−−−−ｎ＋ａ　−Ｓｉ　
層；　１５・−ソース電ｉ；　１６−　　ドレイン電極
；　１７−・表示部電極；Ｉ８・・−・表面保護膜；１
９・−Ｔ！ｉ膜成膜ンジスタ。 特許出願人：スタンレー電気株式会社 代　理　人：弁理士　平　山　−幸 同　　　　：　弁理士　　海　　津　　保　　三第１図 （Ａ＞　　　　　　　　　　　　（Ｂ）（Ｃ）　　　　
　　　　　　　（Ｄ） （Ｅ）　　　　　　　　　　　　（Ｆ）１２１２　　＼
づ９ 第２図 （Ａ）　　　　　　　　　　　　（Ｂ）４゜

Claims (3)

【特許請求の範囲】
1. （１）ゲート電極を形成した透明絶縁基板上に、プラズ
   マＣＶＤ法、スパッタ又は蒸着等によりゲート絶縁膜、
   ａ−Ｓｉ層、ｎ＾＋ａ−Ｓｉ層とソース電極及びドレイ
   ン電極となるべき電極材料を成膜し、続いてフォトリソ
   グラフィー法によりソース電極及びドレイン電極をパタ
   ーニングした後、該電極をマスクとしてドライプロセス
   により表示部におけるｎ＾＋ａ−Ｓｉ層及びａ−Ｓｉ層
   を除去し、次に表示部電極となるべき透明電極材料をス
   パッタ又は蒸着等により成膜し、フォトリソグラフィー
   法により表示部電極とソース電極及びドレイン電極のチ
   ャンネル部をエッチング除去した後、チャンネル部で露
   出しているｎ＾＋ａ−Ｓｉ層をドライプロセスにより除
   去し、最後にプラズマＣＶＤ法により表面保護膜を形成
   することを特徴とする、薄膜トランジスタの製造方法。
2. （２）前記ゲート絶縁膜、ａ−Ｓｉ層、　ｎ＾＋ａ−Ｓ
   ｉ層とソース電極及びドレイン電極となるべき電極材料
   が、順次に真空を破ることなく成膜され且つエッチング
   除去されることを特徴とする、特許請求の範囲第１項に
   記載の薄膜トランジスタの製造方法。
3. （３）前記ソース電極及びドレイン電極と表示部電極の
   チャンネル部が、１回のフォトリソグラフィー法により
   エッチング除去されることを特徴とする、特許請求の範
   囲第１項または第２項に記載の薄膜トランジスタの製造
   方法。