JPS63155238A - プログラム監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、コンピュータを用いた装置のプログラム監視
方式に関する。

［従来の技術］ 一般に、マイクロコンピュータシステムにおいて簡単に
プログラム暴走を・監視する方式としては、演算処理装
置（ＣＰＵ）から出力されるアト゛レス信号をデコード
し、このデコードした信号を利用してプログラムの実装
領バと未実装領域を判別し、未実装領域をアクセスした
ときにプログラム暴走とみなす方式が知られている。

［発明が解決しようとする問題点］ しかしながら、実装領域においてプログラムがループ動
作した場合には上記方式では異常として検出することが
できないという問題点かあフた。

そこで、ソフトウェアによるタイマなどを用いてプログ
ラム作動時間を監視している方式も考えられている。

しかし、この方式ではプログラム容量が増加するという
問題点があった。

そこで、本発明は、実際のプログラム容量を増加するこ
となくプログラムループによる異常を容易に検出するこ
とができるプログラム監視方式を提供することを目的と
する。

［問題点を解決するための手段］ このような目的を達成するために、本発明はコンピュー
タによるプログラムの演算処理の開始を検出する第１の
検出手段と、プログラムの演算処理の終了を検出する第
２の検出手段と、第１の検出手段により検出された演算
処理の開始時点から第２の検出手段により検出された演
算処理の終了時点までの時間を計測する計測手段と、計
測された時間が予め定められた時間を超えるときにはコ
ンピュータによるプログラムの演算処理はループしてい
ると判定する判定手段とを具えたことを特徴とする。

［作用］ 本発明は、第１の検出手段によりプログラムの実行開始
を検出し、第２の検出手段によりプログラムの実行終了
が検出されるまでの時間を計数手段により計数し、この
計数された時間か所定時間内にあるとぎにはプログラム
の稼動は正常と、判断手段により判断するようにしたの
で、計数時間が所定の時間を超えたことでプログラムが
ループを起こしたことを容易に検出することができる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。第１図
は本発明実施例における構成の一例を示す。

′５３１図において、ｌはリードオンリメモリ（ＲＯＭ
）であり、２はセレクタである。３はインバータであり
、４はノアゲートである。５はトグル、動作を行うフリ
ップフロップであり（Ｆ／Ｆ）　、　　６はカウンタで
ある。以上の構成によりＣＰ　１１のプログラムの実行
の開始終了を検出し、プログラム実行の開始から終了ま
での時間が所定時間の範囲内にあるか否かを判定する。

すなわち、監視期間を設定するためのＲＯＭＩ（ＲＯＭ
Ｉ内１ビットがＣＰＩＩ　（不図示）の１アドレスに相
当する）はアドレスバスＢＩＩＳに接続され、その出力
８ビツトＡはセレクタ２に人力されている。

セレクタ２に人力されたアドレスバスＢｕｓの値により
、その人力Ａのうちの１ビツトが出力Ｂとしてインバー
タ３を経由してＦ／Ｆ５に入力されている。

ＣＰＵより出力されるリード信号ＲＤと、そのスティタ
ス信号から作成されてＣＰＵが命令コード（ｏＰコード
）を読むことを示すフェッチ信号ＦＴとが、ノアケート
４を介してＦ／Ｆ５に人力される。

Ｆ／Ｆ５の出力りはカウンタ６のリセット人力に接続さ
れており５カウンタ６の出力ＥはＣＰ　ＩＪに対する割
込信号となる。

また、ＣＰＩＪより出力されるリセット信号Ｒ５はＦ／
Ｆ５のリセット人力に、ＣＰＵより出力される。クロッ
ク信号を分周した信号ＣＬＫはカウンタ６のクロック人
力に接続されている。

第２図は本発明実施例におけるＲＯＭＩの記憶領域構成
を示す。

第２図において、ＩＩＯＭＩはプログラムを格納するメ
モリのアドレスに対応させたメモリ領域を有している。

すなわちこのＲＯＭＩのアドレス信号線はアドレスバス
８ビツトに接続されるのでプログラムメモリのアドレス
が０〜１！’ＦＦ（１６進数）にあるときはＲＯＭＩの
アドレス００の内容を出力し、プログラムメモリのアド
レスが２０００〜３ＦＦＦ（１６進数）のときはＲＯＭ
Ｉのアドレス　０１　というように割付けを行っている
。

そして、プログラムメモリに記憶されたプログラムの開
始アドレス領域（０〜ＩＦＦＦ）に対応するＩＩＯＭＩ
のアドレス０に”０”、プログラムの終了アドレス領域
（ＥＯＯＯ〜ＦＦＦ）に対応するＲＯＭＩのアドレス０
７に０”、その他のＲＯ旧のアドレス０２〜ｏ６には“
°１”が予め記憶されている。

もし、このプログラムに変更があり、終了アドレスの変
更があるときはそのアドレスに対応させた位置にビット
情報を書ぎ変えればよい。

次に、この発明実施例の動作について説明する。

ＲＯＭＩにはプログラムの監視を開始／終了する位置に
ビット“０”が予め書込まれている。

まず、イニシャルライズ時（初期化）は、ＣＰＵより出
力されるリセット信号Ｒ５によりＦ／Ｆ５の出力りおよ
びカウンタ６の出力Ｅは“０″となる。

次にＣＰＵがアドレスＯ〜ＩＦＦＦ（Ｉδ進数）をアク
セスするとＲＯＭＩのアドレス００の出力がセレクタ２
により選択され、以下アドレスＯ１〜０７出力が順に選
択される。

ＣＰＵがプログラムの監視を開始／終了するアドレスを
出力するとセクレタ２の出力Ｂは“Ｏ”になり、インバ
ータ３を経由してＦ／Ｆ５のＪに端子人力は°１”とな
る。

また、Ｆ／Ｆ５はＣＰＩＪがプログラムのＯＰコードを
読んでいる時、すなわちリード信号ＲＤとフェッチ信号
ＦＴが出力されているときに上述のプログラム開始また
は終了を意味する。Ｊに人力が“１”になると信号Ｃの
後縁でトグル動作をするが、その他の時は出力は変化し
ない。つまり、プログラムの監視を開始／終了するタイ
ミングのときのみＦ／Ｆ５はトグル動作をする。

ところで、イニシャライズ後に最初の監視開始ＯＰコー
ドがフェッチされると第４図示のタイミングＴ２でＦ／
Ｆ５の出力りが“１”となり、カウンタ６のリセットが
解除されてカウンタ６はカウントを開始する。ここで、
カウンタ６がカウントアツプする前に監視終了ＯＰコー
ドが７エツチされればＦ／Ｆ５の出力りは第３図のタイ
ミングＴ２すなわち信号りの後縁で“０”となり、カウ
ンタ６は所定時間以内にリセットされる。

しかしながら、カウンタ６が所定時間をカウントアツプ
するまでに監視終了ＯＰコードがフェッチされない場合
は、カウンタ６の、出力Ｅが第４図示の波形Ｔ４に示す
ように“ｌ”となり、この出力ＥがＣＰＵに割込信号と
して与えられる。

したがってＣＰＵはこの割込信号により、プログラムル
ープが発生したことを検知することができる。

［発明の効果］ 以上、説明したように、本発明によれば、時間監視用の
メモリを設け、その設定データによりカウンタのスター
ト、ストップ制御を行うようにしたので、簡単な構成で
プログラムループの監視ができる。しかも、監視用には
別メモリを使用するので実プログラムの増加はないとい
う効果が得られる。

【図面の簡単な説明】

第１図は本発明実施例における構成の一例を示す回路図
、 第２図は本発明実施例におけるＲＯ旧の記憶領域を示す
説明図、 ′ｆＪ３図および第４図は本発明実施例における出力波
形の一例を示すタイミングチャートである。 １・・・監視用メモリ（ＲＯＭ）、 ２・・・セレクタ、 ３・・・インバータ、 ４・・・ノアゲート、 ５・・・ＪＫフリップフロップ、 ６・・・カウンタ、 ＢＵＳ・・・アドレスバス、 ＣＬに・・・クロック信号（ＣＰＩＪクロックを分周）
、 ＦＴ・・・フェッチ信号、 ＲＯ・・・リード信号、 ｎｓ・・・リセット信号。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 コンピュータによるプログラムの演算処理の開始を検出
   する第１の検出手段と、 前記プログラムの演算処理の終了を検出する第２の検出
   手段と、 前記第１の検出手段により検出された前記演算処理の開
   始時点から前記第２の検出手段により検出された前記演
   算処理の終了時点までの時間を計測する計測手段と、 当該計測された時間が予め定められた時間を超えるとき
   には前記コンピュータによる前記プログラムの演算処理
   はループしていると判定する判定手段と を具えたことを特徴とするプログラム監視方式。