JPS63155678A

JPS63155678A - 半導体装置の保護ダイオ−ド

Info

Publication number: JPS63155678A
Application number: JP30230686A
Authority: JP
Inventors: Tetsuo Asano; 哲郎浅野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-12-18
Filing date: 1986-12-18
Publication date: 1988-06-28
Anticipated expiration: 2010-03-06
Also published as: JPH0719782B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下Ｇ８ΔｓＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子として実用化が盛んにすずめられてい
る。しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートがシ
ョットキ接合のためゲート・ソース間、ゲート・ドレイ
ン間にザージエネルギが加わった場合に、ショットキ接
合部が破壊されやすい。従って最近ではＧａＡｓを用い
てＧａＡｓＭＥＳＦＥＴと保護ダイオードをモノリシッ
ク集積化するなどの対策がなされている。（例えば信学
技報５ＳＤ８２−１３２．７５頁乃至７９頁が詳しい。

）ところで前述した保護ダイオードク３１）としては一般
に第５図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ＋型の拡散領域（３４）とにより構成され、ＧａＡｓ
ＭＥＳＦＥＴのゲート・ソース間に接続きれた形でモノ
リシック集積化きれていた。

（ハ）発明が解決しようとする問題点所出の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ＋の拡散領域（３４〉の底面の一部と
Ｎ型の拡散領域（３３〉で形成きれている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大幅
に劣化きせる原因となっていた。

に示す如く、Ｐ”Ｎ接合を長く広くとり、ダイオードを
多数並列に接続する必要が生じる。従って、この保護ダ
イオード（２１〉のチップに占める割合が大きくなり、
チップ面積を増大させる問題点を有していた。

（ニ）問題点を解決するだめの手段本発明は上述した問題点に鑑みてなされ、半導体基板（
２）の電流通路（６）＜８）に挿入される半導体装置の
保護ダイオード（１〉に於いて、前記保護ダイオード（
１）は前記半導体基板（２）内に形成される一導電型の
第１の拡散領域（３）と、該第１の拡散領域（３〉上を
通過しショットキ接合きれる第１の電極（４）と、該第
１の電極（４）の両側に位置する前記第１の拡散領域（
３）（３）と夫々オーミック接合する第２の電極（５）
（５）とにより構成され、前記第１の電極（４）を前記
電流通路（６）（８）に挿入することで解決するもので
ある。

（ホ）作用第１図（イ）・第１図（ロ）に示す如く、前記第１の拡
散領域（３）上を通過しショットキ接合される第１の電
極（４）と、該第１の電極（４）の両側に位置する前記
第１の拡散領域（３）（３）と夫々オーミック接合する
第２の電極（５）（５）を形成すると、第１の電極（４
）の両側の第２の電極’（５）（５）でサージを吸収す
ることができるため、サージ吸収能力を約２倍にできる
。

更に電流通路（６）（８）間に保護ダイオード（１）が
配置きれているため、サージの流込み経路が多数形成配
置でき、サージ吸収のチャンスが多くできる。

（へ）実施例以下に本発明の実施例を図面を参照しながら説明する。

ここでは化合物半導体装置を例として説明する。第１図
（イ〉・第１図（ロ）は本発明による保護ダイオード（
１）の一実施例であり、第２図は例えばＧａＡｓＭ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔに前記保護ダイオード（１）を使用し
た時の半導体装置の概略図である。

第１図（イ〉・第１図（口〉に示す如く、少なくとも化
合物半導体基板（２）、例えば半絶縁性のＧａＡｓ基板
（２）に形成されるＮ型の第１の拡散領域（３）がある
。

ここではＧａＡｓ基板（２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｎ型の第１
の拡散領域（３）に対応するシリコン酸化膜を開口し、
シリコンイオン（Ｓｉ”　）をドーズ量５Ｘ　１０１３
ｃｍ−”、加速電圧３６０ＫｅＶの条件で注入し、Ｎ型
の第１の拡散領域（３）を形成する。

次に前記Ｎ型の第１の拡散領域（３）の中央を横ぎって
ショットキ接合する第１の電極（４〉と、第１の電極（
４〉の両側で前記第１の拡散領域（３〉の両側でオーミ
ック接合する第２の電極（５）（５）とがある。

ここで前記Ｎ型の第１の拡散領域（３）と、このＮ型の
第１の拡散領域（３）の中央でショットキ接合する第１
の電極（４）と、前記第１の拡散領域（３）とオーミッ
ク接合する第２の電極（５）（５）とによりショットキ
・バリア・ダイオードが形成され、前記ＧａＡｓＭ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔのゲート電極の保護ダイオード（１）
として第３図（りの如く構成され、前記ＧａＡｓ基板（
２）上にシリコン酸化膜を被覆し直し、前記ショットキ
接合部に対応する領域のシリコン酸化膜を除去し、開口
部にチタン、白金および金等の中の１つまたはそのいく
つかを組合せて蒸着しショットキ接合部を形成する。

また前記第１の電極り４）はゲート（８）とゲートパッ
ド（６）間に接続され、前記第２の電極（５）（５）は
２つともソース（７）に接続されている。

本発明の第１の特徴とするところは前記第１の電極の両
側に２つの第２の電極を形成する点にある。この構成に
より寄生容量の発生する第１の電極面積を増すことなく
サージ吸収能力を約２倍にすることができる。

第２の特徴とするところは前記ダイオード（１）を前記
電流通路間に挿入することにある。前記第１の電極＜４
）は第１の拡散領域（３）とショットキ接合きれており
、かつゲート（８）とゲートパッド（６）間に接続しで
ある。従ってゲートパッド（６）からサージ電流がゲー
ト（８）に向かって流れてゆく時に第１電極（４）の一
部より前記ダイオード（１）内に（２１）がサージを吸
収できない時はゲート電極を破壊してしまうが、第３図
←→に示す如く多数のダうに形成されている。従って電
流が流れる経路が長くなりサージの吸収のチャンスが多
くなる。

（ト）発明の効果本発明は以上の説明からも明らかな如く、保護ダイオー
ド（１）において直線状のショットキ電極（４）の両側
にオーミック電極（５）（５）が形成されているため寄
生容量を増すことなくサージ吸収能カフ− を約２倍にできる。更には電流通路（６）（８）間に形
成きれるためサージの流れ込み経路が多数形成できるた
めに、サージ吸収のチャスンが多い保護ダイオードを形
成できる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例である保護ダイオード
の平面図、第１図（ロ）は第１図（りにおけるｘ−ｘ’
線の断面図、第２図は本発明の一実施例である保護ダイ
オードをＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用１した
時の概略図、第３図色は本発明の保護ダイオードを使用
した時の接続概略図、勿４ヰ丼に）工第４図はＧａＡｓ
Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用した時の従来の保護ダイ
オードの接続概略図、第５図は従来の保１護ダイオード
の断面図である。（１）は保護ダイオード、　（２）は半導体基板、り３
）は第１の拡散領域、　（４）は第１の電極、＜５）は
第２の電極、　　（６）はゲートパッド、　　（７）は
ソース、　　り８）はゲートである。

Claims

【特許請求の範囲】

（１）半導体基板の電流通路に挿入される半導体装置の
保護ダイオードに於いて、前記保護ダイオードは前記半
導体基板内に形成される一導電型の第１の拡散領域と、
該第１の拡散領域上を通過しショットキ接合される第１
の電極と、該第１の電極の両側に位置する前記第１の拡
散領域と夫々オーミック接合する第２の電極とにより構
成され、前記第１の電極を前記電流通路に挿入すること
を特徴とした半導体装置の保護ダイオード。