JPS63160376A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63160376A JPS63160376A JP61306523A JP30652386A JPS63160376A JP S63160376 A JPS63160376 A JP S63160376A JP 61306523 A JP61306523 A JP 61306523A JP 30652386 A JP30652386 A JP 30652386A JP S63160376 A JPS63160376 A JP S63160376A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- substrate
- trench
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は半導体装置に係り、特に基板に拡散形成され
た不純物層（コレクタ層）と素子分離に用いているトレ
ンチの内部に埋め込まれた導電物を接触させて形成し’
１％としてとりだすことにより高集積化高速化、低コス
ト化を可能にしたバイポーラ型の半導体装置に関する。
た不純物層（コレクタ層）と素子分離に用いているトレ
ンチの内部に埋め込まれた導電物を接触させて形成し’
１％としてとりだすことにより高集積化高速化、低コス
ト化を可能にしたバイポーラ型の半導体装置に関する。
（従来の技術）
バイポーラトランジスタを用いた半導体集積回路におい
て、高集積化、高速化を達成するため、各トランジスタ
間の電気的な分離にトレンチ分離が用いられている。ト
レンチ分離を用いるとトランジスタ間の分離幅が短かく
なり、トランジスタの各電極（エミッタ、ベース、コレ
クタ）間の寄生容量が減少し高速動作を可能にする。
て、高集積化、高速化を達成するため、各トランジスタ
間の電気的な分離にトレンチ分離が用いられている。ト
レンチ分離を用いるとトランジスタ間の分離幅が短かく
なり、トランジスタの各電極（エミッタ、ベース、コレ
クタ）間の寄生容量が減少し高速動作を可能にする。
またバイポーラトランジスタにおいては通常、コレクタ
電極として低抵抗の埋め込み不純物層を用いており、そ
のためには、不純物層を形成した後１０００’ＣＬｌエ
ピタキシヤル成長させて上記不純物層を埋めこみ層とし
ていた。
電極として低抵抗の埋め込み不純物層を用いており、そ
のためには、不純物層を形成した後１０００’ＣＬｌエ
ピタキシヤル成長させて上記不純物層を埋めこみ層とし
ていた。
（発明が解決しようとする問題点）
第２図に従来のバイポーラトランジスタの断面図と平面
図を示す。〔例えば、Ｅｌｔｃｔｒｏｎｉｃｓ ／Ｄｅ
ｃｅｍｂｅｒ ２３．１９８５ Ｐ ４５ ）第２図ニ
オイテ、４５が埋込み不純物層、４６が４５と電気的に
接続した深い不純物層である。埋め込み層の電極（コレ
クタ電極）を半導体表面に取りだすため４６の不純物層
は深く低抵抗で形成しなければならない。
図を示す。〔例えば、Ｅｌｔｃｔｒｏｎｉｃｓ ／Ｄｅ
ｃｅｍｂｅｒ ２３．１９８５ Ｐ ４５ ）第２図ニ
オイテ、４５が埋込み不純物層、４６が４５と電気的に
接続した深い不純物層である。埋め込み層の電極（コレ
クタ電極）を半導体表面に取りだすため４６の不純物層
は深く低抵抗で形成しなければならない。
しかし深い不純物層を形成するためには高温で長時間の
熱拡散工程が必要であり、この熱工程によす他の部分特
にエミッタ、ベースの不純ｅプロファイルをみだすこと
になりトランジスタの特性劣化を招いている。
熱拡散工程が必要であり、この熱工程によす他の部分特
にエミッタ、ベースの不純ｅプロファイルをみだすこと
になりトランジスタの特性劣化を招いている。
また、不純物層４６の形成時に不純物は横方向にも拡が
りベースのｐ型層５０と接触して、コレクターベース間
の耐王が劣化するという問題があり、コレクターベース
間の距離を十分とる必要があり、高集積化のさまたげと
なっている。
りベースのｐ型層５０と接触して、コレクターベース間
の耐王が劣化するという問題があり、コレクターベース
間の距離を十分とる必要があり、高集積化のさまたげと
なっている。
また、埋込み層を形成するためには通常ｓｂ拡散層を形
成後エピタキシャル成長を用いて単結晶なりコストがか
かる。また、エビタキャ／ｌ／層の不純物の濃度制御も
難しく問題となっている。
成後エピタキシャル成長を用いて単結晶なりコストがか
かる。また、エビタキャ／ｌ／層の不純物の濃度制御も
難しく問題となっている。
本発明では上記した点に鑑みてなされたもので、トラン
ジスタ特性の劣化をもたらすことなく、不純物層の電極
（コレクタ電極）をとりだし、埋込み層、エビ層を形成
することなく高集積化、高速化低コスト化が可能なバイ
ポーラトランジスタを提供することを目的とする。
ジスタ特性の劣化をもたらすことなく、不純物層の電極
（コレクタ電極）をとりだし、埋込み層、エビ層を形成
することなく高集積化、高速化低コスト化が可能なバイ
ポーラトランジスタを提供することを目的とする。
（問題を解決するための手段）
本発明は不純物層と接触するＷ極に素子間分離のトレン
チ内部に形成する導電物を用いることで従来用いた埋め
込み拡散層を必要とせず集積化、高速化低コスト化を可
能にしている。
チ内部に形成する導電物を用いることで従来用いた埋め
込み拡散層を必要とせず集積化、高速化低コスト化を可
能にしている。
（作用）
本発明は、不純物層と電気的に接触した電極を素子分離
領域に形成できるため、１つのＴｒの占有面積が減少し
高集積化が可能である。また、不純物層のとりだし電極
の低抵抗化が容易なため、トランジスタの性能も向上す
る。
領域に形成できるため、１つのＴｒの占有面積が減少し
高集積化が可能である。また、不純物層のとりだし電極
の低抵抗化が容易なため、トランジスタの性能も向上す
る。
また、バイゲーラデバイスで通常用いられていたエビタ
キャル成長なしで、従来の埋めこみ層に相当する不純物
拡散層をトレンチを埋めこんだ導電物からの拡散により
形成でき、コストを下げることばかりでな〈従来の埋め
込み拡散層の横方向のひろがりを考慮する必要がなく、
集積化が可能になる。
キャル成長なしで、従来の埋めこみ層に相当する不純物
拡散層をトレンチを埋めこんだ導電物からの拡散により
形成でき、コストを下げることばかりでな〈従来の埋め
込み拡散層の横方向のひろがりを考慮する必要がなく、
集積化が可能になる。
（実施例）
本発明の実施例を第１図に示した断面図ａ）〜ｇ）、ｂ
’）〜２′）及び平面図ｈ）により説明する。
’）〜２′）及び平面図ｈ）により説明する。
断面図ａ）〜ｇ）は第１図（ｂ）のＡ −Ａ’方向の断
面図、ｂ′〜ｇ′）はＢ −Ｂ’方向の断面図である。
面図、ｂ′〜ｇ′）はＢ −Ｂ’方向の断面図である。
列えば比抵抗２０〜５０Ωｃｍ のＰ型Ｓｉ基板１１を
例えばドライＯ！中で１０００ ’Ｃで熱酸化し基板表
面に約５０ＯＡ厚の熱酸化膜１２を成長させる。
例えばドライＯ！中で１０００ ’Ｃで熱酸化し基板表
面に約５０ＯＡ厚の熱酸化膜１２を成長させる。
全面にイオン注入法により例えばＰ（リン）を加速電Ｆ
Ｅ １６０ＫｅＶ 、ドーズ量３．５ Ｘ １０” ｃ
ｒｒＦイオン注入し、例えばＮ、雰囲気中１１９０°Ｃ
の熱拡散により深さ約２μｍのＮ型拡散層１３を形成す
る。次に熱ＣＶＤ法によりシリコン窒化膜１４を例えば
約２０００１堆積させ、続いてシリコン酸化膜（Ｓｉｎ
、膜）１５を例えば約５００ＯＡ堆積させる。
Ｅ １６０ＫｅＶ 、ドーズ量３．５ Ｘ １０” ｃ
ｒｒＦイオン注入し、例えばＮ、雰囲気中１１９０°Ｃ
の熱拡散により深さ約２μｍのＮ型拡散層１３を形成す
る。次に熱ＣＶＤ法によりシリコン窒化膜１４を例えば
約２０００１堆積させ、続いてシリコン酸化膜（Ｓｉｎ
、膜）１５を例えば約５００ＯＡ堆積させる。
上記シリコン窒化膜、シリコン酸化膜は後工程のトレン
チ５ｉ−ＲＩＥ工程及び多結晶シリコン几Ｉｇ工程、熱
酸化工程のマスクとなるため、膜厚は各工程に必要なマ
スクの条件を満す膜厚を選べばよい。
チ５ｉ−ＲＩＥ工程及び多結晶シリコン几Ｉｇ工程、熱
酸化工程のマスクとなるため、膜厚は各工程に必要なマ
スクの条件を満す膜厚を選べばよい。
次に所定の領域を光食刻技術によりバターニングし、レ
ジストをエツチングマスクとしてＳｉｎ。
ジストをエツチングマスクとしてＳｉｎ。
膜１５、窒化膜１４、熱酸化膜１２をリアクティブイオ
ンエツチング（Ｒ，ＩＥ）により、エツチング除去する
。レジスト除去後Ｓｉｎ、膜１２をエツチングマスクと
してＳｉ基板をエツチング除去して、例えば深さ３μｍ
１幅１，５μｍのトレンチ１６を形成する。〔第１図ａ
）） 次に例えばドライＯ！雰囲気中、９５０°Ｃで熱酸化し
トレンチ＠壁部、底部に約５０ＯＡ厚のＳｉｎ。
ンエツチング（Ｒ，ＩＥ）により、エツチング除去する
。レジスト除去後Ｓｉｎ、膜１２をエツチングマスクと
してＳｉ基板をエツチング除去して、例えば深さ３μｍ
１幅１，５μｍのトレンチ１６を形成する。〔第１図ａ
）） 次に例えばドライＯ！雰囲気中、９５０°Ｃで熱酸化し
トレンチ＠壁部、底部に約５０ＯＡ厚のＳｉｎ。
膜１７を形成し、例えばＰ（リン）をドープした第１の
多結晶シリコン１８を約８００ＯＡ堆積させ、上記トレ
ンチ部を多結晶シリコンで埋める。次に所定の領域をパ
ターニングし、例えばレジスト１９をエツチングマスク
にトレンチを埋めた上記ポリシリコンの少なくとも一部
を例えばＲＩＥを用いてエツチング除去しさらに少なく
ともトレンチ側壁部の８ｉ０．をＮＨ，Ｆでエツチング
除去する。〔第１図ｂ）） 次にレジスト除去後例えば不純物としてＰ （ＩＪン）
をドープした第２のポリシリコン膜２０を約５００ＯＡ
堆積させ、上記第１のポリシリコンをエツチング除去し
たトレンチ部を埋めこむ。〔第１図Ｃ）］ 次に、例えばＨＩＥにより第１、第２の、ｊ６１Ｊシリ
コンをエツチングする。このとき、第１図Ｃ）に示すよ
うにトレンチ上部のポリシリコンに断差が生じているた
め、エツチング後は第１Ｈｄ）に示すようにトレンチ内
部でポリシリコンの残膜に断差２１が生じる。
多結晶シリコン１８を約８００ＯＡ堆積させ、上記トレ
ンチ部を多結晶シリコンで埋める。次に所定の領域をパ
ターニングし、例えばレジスト１９をエツチングマスク
にトレンチを埋めた上記ポリシリコンの少なくとも一部
を例えばＲＩＥを用いてエツチング除去しさらに少なく
ともトレンチ側壁部の８ｉ０．をＮＨ，Ｆでエツチング
除去する。〔第１図ｂ）） 次にレジスト除去後例えば不純物としてＰ （ＩＪン）
をドープした第２のポリシリコン膜２０を約５００ＯＡ
堆積させ、上記第１のポリシリコンをエツチング除去し
たトレンチ部を埋めこむ。〔第１図Ｃ）］ 次に、例えばＨＩＥにより第１、第２の、ｊ６１Ｊシリ
コンをエツチングする。このとき、第１図Ｃ）に示すよ
うにトレンチ上部のポリシリコンに断差が生じているた
め、エツチング後は第１Ｈｄ）に示すようにトレンチ内
部でポリシリコンの残膜に断差２１が生じる。
次に例えば水素燃焼酸化、１００００Ｃ１雰囲気中ｒ
Ｍ 酸化し、上記トレンチ上部のぎりシリコン上に約６
０００Ａ熱酸化膜２２を形成する。〔第１図ｅ））この
とき、トレンチ内部に生じていたポリシリコンの断差２
１は熱酸化による体積膨張のため熱酸化膜２２により埋
まる。またトレンチ部以外の８ｉ表面は窒化膜１４の耐
熱酸化マスク効果により酸化されない。さらに上記熱酸
化処理中にトレンチを埋めているリンドープぎりシリコ
ンｍとＳｉの接触部２３からＳｉ基板中にＰ（リン）が
約８００ＯＡ拡散し、Ｎ型拡散７ｆ１２４を形成する。
Ｍ 酸化し、上記トレンチ上部のぎりシリコン上に約６
０００Ａ熱酸化膜２２を形成する。〔第１図ｅ））この
とき、トレンチ内部に生じていたポリシリコンの断差２
１は熱酸化による体積膨張のため熱酸化膜２２により埋
まる。またトレンチ部以外の８ｉ表面は窒化膜１４の耐
熱酸化マスク効果により酸化されない。さらに上記熱酸
化処理中にトレンチを埋めているリンドープぎりシリコ
ンｍとＳｉの接触部２３からＳｉ基板中にＰ（リン）が
約８００ＯＡ拡散し、Ｎ型拡散７ｆ１２４を形成する。
これによりトレンチを埋めこんでいるリンドープポリシ
リコンと不純物拡散Ｎ１３は電気的に接続され、後の工
程で形成されるバイポーラトランジスタのコレクタ抵抗
を下げることになる。
リコンと不純物拡散Ｎ１３は電気的に接続され、後の工
程で形成されるバイポーラトランジスタのコレクタ抵抗
を下げることになる。
次に、例えばＮＨ，ＦによりＳｉｎ、膜１５をエツチン
グ除去し続いて例えばケミカルドライエツチング（ＣＤ
Ｅ）により窒化膜１４をエツチングする。
グ除去し続いて例えばケミカルドライエツチング（ＣＤ
Ｅ）により窒化膜１４をエツチングする。
次に所定の領域に例えばＢ（ｇロン）を加速ｉ［ＥＥ３
ＱＫｅＶ、ドーズ量Ｉ Ｘ １０１０Ｉ４” イオン注
入し例えば９００°Ｃ，３０分、Ｎアニールすることで
バイホ。
ＱＫｅＶ、ドーズ量Ｉ Ｘ １０１０Ｉ４” イオン注
入し例えば９００°Ｃ，３０分、Ｎアニールすることで
バイホ。
−ラトランジスタのベース層を形成する。次にベース層
上の所定領域２５の８ｉ０．膜を除去したのち例えばＢ
（ｆｆロン）をドープした。ポリシリコン２６を３００
ＯＡ堆積させ所定の形状に例えばＲ，ＩＥにより加工す
る。〔第１図ｆ）） 次に例えば熱酸化により、ポリシリコン２６上にＳｉｎ
、膜２７を形成し、例えばＲＩＥによりエミッタ部邦の
８ｉ０．膜を除去したのち、ポリシリコン２９を例えば
約２００ＯＡ堆積させる。
上の所定領域２５の８ｉ０．膜を除去したのち例えばＢ
（ｆｆロン）をドープした。ポリシリコン２６を３００
ＯＡ堆積させ所定の形状に例えばＲ，ＩＥにより加工す
る。〔第１図ｆ）） 次に例えば熱酸化により、ポリシリコン２６上にＳｉｎ
、膜２７を形成し、例えばＲＩＥによりエミッタ部邦の
８ｉ０．膜を除去したのち、ポリシリコン２９を例えば
約２００ＯＡ堆積させる。
次に例えばＡｓ（ヒ素ンを加速電ＦＥ５０ＫｅＶ。
ドーズ量５ Ｘ １０” Ｃ♂でイオン注入し、Ｎ、雰
囲気中９５０°Ｃ１３０分熱処理することでＡｓを基板
中に熱拡散させエミッタ拡散層を形成する。このように
してセルファラインでエミッタ、ベースが形成できる。
囲気中９５０°Ｃ１３０分熱処理することでＡｓを基板
中に熱拡散させエミッタ拡散層を形成する。このように
してセルファラインでエミッタ、ベースが形成できる。
このとき同時にポリシリコン２６からもＢが拡散し、ベ
ース拡散層の抵抗を下げることができる。
ース拡散層の抵抗を下げることができる。
次に例えばＳ１０．膜を８００ＯＡ堆積させ、層間絶縁
膜する。つづいて所定の領域のＳ ｉ Ｏ，膜を例えば
ＲＩＥを用いてエツチング除去しフンタクト穴とし、例
えばＡｌ５ｉを堆積させ所定の形状にエツチング加工す
る。〔第ｘｆｆｆ１ｇ））第１図 ｇ）ｈ）において、
３０．３１、支はそれぞれたて型バイポーラトランジス
タのベース電極エミッタ電極、コレクタ電極となる。通
常ｉ！極はＡ／−ｓｉを用いるが他の金属を用いてもよ
い。
膜する。つづいて所定の領域のＳ ｉ Ｏ，膜を例えば
ＲＩＥを用いてエツチング除去しフンタクト穴とし、例
えばＡｌ５ｉを堆積させ所定の形状にエツチング加工す
る。〔第ｘｆｆｆ１ｇ））第１図 ｇ）ｈ）において、
３０．３１、支はそれぞれたて型バイポーラトランジス
タのベース電極エミッタ電極、コレクタ電極となる。通
常ｉ！極はＡ／−ｓｉを用いるが他の金属を用いてもよ
い。
第１図ｈ）に平面図を示す。 はトレンチ部はエミッ
タ上のぎりシリコン２９である。図に示すようにトレン
チ溝部をコレクタ電極としているためトランジスタの面
積、トランジスタ間の分離中は大巾に縮少できる。
タ上のぎりシリコン２９である。図に示すようにトレン
チ溝部をコレクタ電極としているためトランジスタの面
積、トランジスタ間の分離中は大巾に縮少できる。
この実施例ではＮＰＮ）ランジスタの形成についてのみ
述べたがＰＮＰＴｒについても適用できる。
述べたがＰＮＰＴｒについても適用できる。
また、トレンチ溝を埋めこむ材料はリンドープポリシリ
コンにかぎらず、Ａｓドープポリシリコン、Ｂドープぎ
リシリコンあるいはＷＳＭｏ、Ｔｉ。
コンにかぎらず、Ａｓドープポリシリコン、Ｂドープぎ
リシリコンあるいはＷＳＭｏ、Ｔｉ。
Ａ １等の金属とそのシリサイドも用いることができる
。
。
また、セル７アラインでエミッタ、ベースを形成する工
程を述べたがこの方法は上記の方法以外の方法でも形成
できる。
程を述べたがこの方法は上記の方法以外の方法でも形成
できる。
また、この工程では♂埋めこみ層の形成が必要なくコレ
クタを形成できるため工程が簡略化できる。
クタを形成できるため工程が簡略化できる。
またトレンチの深さをかえることで１３Ｖｃｚｏ。
ＢＹＣＢＯ等の耐圧が制御できる。
本発明によれば１つのバイゲーラトランジスタ当りの占
有面積が従来例に較べ大幅に減少し、高集積化可能とな
る。また埋込み層及び埋め込み層に達する深い不純物拡
散層を形成する必要がなく、コレクタ抵抗が低減できる
。さらに占有面積が減少するに伴い各電極間の寄生容量
も低減し、高速動作できる。またエピタキシャル成長が
不要なため低コスト化できる。
有面積が従来例に較べ大幅に減少し、高集積化可能とな
る。また埋込み層及び埋め込み層に達する深い不純物拡
散層を形成する必要がなく、コレクタ抵抗が低減できる
。さらに占有面積が減少するに伴い各電極間の寄生容量
も低減し、高速動作できる。またエピタキシャル成長が
不要なため低コスト化できる。
第１図は本発明の実施例を示す工程説明図、第２図は従
来例を示す説明図である。 １１．４１・・・Ｐ型シリコン基板 １２・・・熱酸化膜 １３・・・ｎ型拡散層 １４・・ＣＶＤ窒化膜 １５ ・−・ＣＶ Ｄ Ｓ ｉ Ｏ，膜１６・・・トレ
ンチ部 １７．４２・・・トレンチ側壁、底部の８ｉ０．膜１８
．２０・・・Ｐドープポリシリコン膜１９・・・レジス
ト ２１・・・ポリシリコン断差 ２２・・・Ｓｉｎ、膜 ２３・・・ポリシリコンと基板シリコン接触部２４・・
・ポリシリコンからｐを拡散して形成したｎ型拡散層 ２５・・・ベース拡散層とポリシリコンのコンタクト部 ２６・・・Ｂドープポリシリコン（ベースポリシリコン
） ２７・・・Ｂドープポリシリコン上の熱酸化膜２８・・
・エミッタコンタクト部 ２９・・・Ａｓドープポリシリコン（エミッタポリシリ
コン） ３０．４８・・・ベース電極（ＡＩ−８ｉ）３１．４９
・・・エミッタ電極（Ａ７・・・５ｉ）３２．４７・・
・コレクタ１を極（Ａ／−８ｆ）４３・・・トレンチ内
部のポリシリコン４４・・・ＬＯＣＯ８熱酸化膜 ４５・・・ｎ＋埋め込み層 ４６・・・深い１拡散層 ５０・・・ベース拡散層 代理人 弁理士 則 近 廠 佑 同 竹 花 喜久男 第１図
来例を示す説明図である。 １１．４１・・・Ｐ型シリコン基板 １２・・・熱酸化膜 １３・・・ｎ型拡散層 １４・・ＣＶＤ窒化膜 １５ ・−・ＣＶ Ｄ Ｓ ｉ Ｏ，膜１６・・・トレ
ンチ部 １７．４２・・・トレンチ側壁、底部の８ｉ０．膜１８
．２０・・・Ｐドープポリシリコン膜１９・・・レジス
ト ２１・・・ポリシリコン断差 ２２・・・Ｓｉｎ、膜 ２３・・・ポリシリコンと基板シリコン接触部２４・・
・ポリシリコンからｐを拡散して形成したｎ型拡散層 ２５・・・ベース拡散層とポリシリコンのコンタクト部 ２６・・・Ｂドープポリシリコン（ベースポリシリコン
） ２７・・・Ｂドープポリシリコン上の熱酸化膜２８・・
・エミッタコンタクト部 ２９・・・Ａｓドープポリシリコン（エミッタポリシリ
コン） ３０．４８・・・ベース電極（ＡＩ−８ｉ）３１．４９
・・・エミッタ電極（Ａ７・・・５ｉ）３２．４７・・
・コレクタ１を極（Ａ／−８ｆ）４３・・・トレンチ内
部のポリシリコン４４・・・ＬＯＣＯ８熱酸化膜 ４５・・・ｎ＋埋め込み層 ４６・・・深い１拡散層 ５０・・・ベース拡散層 代理人 弁理士 則 近 廠 佑 同 竹 花 喜久男 第１図
Claims (1)
- トレンチアイソレーションを有するバイポーラトラン
ジスタにおいて、トランジスタ間を分離しているトレン
チ（溝）の底部あるいは側壁部の一部で前記トレンチを
埋め込んでいる導電物と基板と逆導電型の拡散層との電
気的コンタクトをとり、前記トレンチを埋めこんでいる
導電物からの不純物拡散により、前記逆導電型の拡散層
の少なくとも拡散層底部の抵抗を下げて、前記トレンチ
を埋めこんでいる導電物を介して前記トレンチ上部の半
導体基板表面に電極をとりだすよう構成したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61306523A JPS63160376A (ja) | 1986-12-24 | 1986-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61306523A JPS63160376A (ja) | 1986-12-24 | 1986-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63160376A true JPS63160376A (ja) | 1988-07-04 |
Family
ID=17958051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61306523A Pending JPS63160376A (ja) | 1986-12-24 | 1986-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63160376A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666920A (en) * | 1993-02-12 | 1997-09-16 | Nippondenso Co., Ltd. | Fuel supply system for use with internal combustion engine |
-
1986
- 1986-12-24 JP JP61306523A patent/JPS63160376A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666920A (en) * | 1993-02-12 | 1997-09-16 | Nippondenso Co., Ltd. | Fuel supply system for use with internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6750526B2 (en) | Semiconductor device with trench isolation having reduced leak current | |
| KR940702647A (ko) | 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same) | |
| KR870006676A (ko) | 공유 기판위에 쌍극성 트랜지스터와 상보 mos트랜지스터를 제조하기 위한 공정 | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| WO1993016494A1 (en) | Complementary bipolar polysilicon emitter devices | |
| EP0369336A2 (en) | Process for fabricating bipolar and CMOS transistors on a common substrate | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| JP2002083876A (ja) | 半導体集積回路装置の製造方法 | |
| US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
| JPS63244775A (ja) | 半導体デバイスおよびその製造方法 | |
| JPS63160376A (ja) | 半導体装置 | |
| US5843828A (en) | Method for fabricating a semiconductor device with bipolar transistor | |
| JPH02280340A (ja) | 半導体集積回路装置の製造方法 | |
| KR100408000B1 (ko) | 반도체 소자 형성 방법 | |
| KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JP2615652B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0571191B2 (ja) |