JPS63161494A - アクテイブマトリクス型表示装置 - Google Patents
アクテイブマトリクス型表示装置Info
- Publication number
- JPS63161494A JPS63161494A JP61307750A JP30775086A JPS63161494A JP S63161494 A JPS63161494 A JP S63161494A JP 61307750 A JP61307750 A JP 61307750A JP 30775086 A JP30775086 A JP 30775086A JP S63161494 A JPS63161494 A JP S63161494A
- Authority
- JP
- Japan
- Prior art keywords
- line
- electrode
- display
- scan
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
アクティブマトリクス型表示装置に於けるスキャンバス
ラインと、これに対して直交配置されるデータバスライ
ンとを、一方と他方とのガラス基板上に形成して、パス
ラインの交差を無くし、且つスキャンバスラインとスイ
ッチング素子の被制御電極との間を抵抗値の高い配線で
接続し、スイッチング素子の障害によるライン障害の波
及を小さくしたものである。
ラインと、これに対して直交配置されるデータバスライ
ンとを、一方と他方とのガラス基板上に形成して、パス
ラインの交差を無くし、且つスキャンバスラインとスイ
ッチング素子の被制御電極との間を抵抗値の高い配線で
接続し、スイッチング素子の障害によるライン障害の波
及を小さくしたものである。
本発明は、表示素子対応にスイッチング素子を設けたア
クティブマトリクス型表示装置に関するものである。
クティブマトリクス型表示装置に関するものである。
アクティブマトリクス型表示装置は、表示素子対応にス
イッチング素子を設けて、画素を独立的に駆動すること
ができるから、表示容量の増大に伴ってライン数が増加
しても、単純マトリクス型表示装置のような駆動デユー
ティ比の減少による画質の低下の問題が生じない利点が
あり、表示媒体として液晶を用いフルカラー表示を可能
としたアクティブマトリクス型液晶表示装置は、携帯用
テレビジョン受像機として多く使用されている。
イッチング素子を設けて、画素を独立的に駆動すること
ができるから、表示容量の増大に伴ってライン数が増加
しても、単純マトリクス型表示装置のような駆動デユー
ティ比の減少による画質の低下の問題が生じない利点が
あり、表示媒体として液晶を用いフルカラー表示を可能
としたアクティブマトリクス型液晶表示装置は、携帯用
テレビジョン受像機として多く使用されている。
このようなアクティブマトリクス型表示装置に於いては
、微細な薄膜トランジスタ等のスイッチング素子を形成
して、パスラインと接続する構成が必要となり、製造歩
留りを高くすることが容易でないものであった。
、微細な薄膜トランジスタ等のスイッチング素子を形成
して、パスラインと接続する構成が必要となり、製造歩
留りを高くすることが容易でないものであった。
第６図は従来例のアクティブマトリクス型表示装置のパ
ネルの等価回路を示し、３１は薄膜トランジスタ（以下
ＴＰＴと略称する）、３２はゲート電極、３３はドレイ
ン電極、３４はソース電極、３５は液晶セル、３６はス
キャンバスライン、３７はデータバスラインである。液
晶セル３５は、共通電極と画素対応の表示電極との間に
、表示媒体として液晶が挟持されて構成されているもの
であり、共通電極はアースとして示され、表示電極は、
ＴＩ”Ｔａ２のソース電極３４に接続されている。
ネルの等価回路を示し、３１は薄膜トランジスタ（以下
ＴＰＴと略称する）、３２はゲート電極、３３はドレイ
ン電極、３４はソース電極、３５は液晶セル、３６はス
キャンバスライン、３７はデータバスラインである。液
晶セル３５は、共通電極と画素対応の表示電極との間に
、表示媒体として液晶が挟持されて構成されているもの
であり、共通電極はアースとして示され、表示電極は、
ＴＩ”Ｔａ２のソース電極３４に接続されている。
このようなアクティブマトリクス型表示装置に於いては
、スキャンバスライン３６とデータバスライン３７とが
同一のガラス基板上に直交して形成されるものであるか
ら、その交差部分の絶縁不良が問題となる。更に、交差
部分では段差が生じるので、パスラインの断線或いは抵
抗値の増大の問題がある。
、スキャンバスライン３６とデータバスライン３７とが
同一のガラス基板上に直交して形成されるものであるか
ら、その交差部分の絶縁不良が問題となる。更に、交差
部分では段差が生じるので、パスラインの断線或いは抵
抗値の増大の問題がある。
そこで、スキャンバスラインとデータバスラインとを異
なるガラス基板に形成したアクティブマトリクス型表示
装置を特願昭６０−２７４０１１号として提案した。第
７図はこのようなアクティブマトリクス型表示装置のパ
ネルの等価回路を示すもので、対向配置した一方のガラ
ス基板上に、ＴＦＴ３１と、スキャンバスライン３６と
、液晶セル３５の表示電極とを形成し、他方のガラス基
板上に、データバスライン３７を液晶セル３５の共通電
極として形成したものである。従って、液晶セル３５は
、ＴＦＴ３１と、データバスライン３７との間に接続さ
れ、アースで示す点は、スキャンバスライン３６と並行
に形成したアースパスラインに接続される。
なるガラス基板に形成したアクティブマトリクス型表示
装置を特願昭６０−２７４０１１号として提案した。第
７図はこのようなアクティブマトリクス型表示装置のパ
ネルの等価回路を示すもので、対向配置した一方のガラ
ス基板上に、ＴＦＴ３１と、スキャンバスライン３６と
、液晶セル３５の表示電極とを形成し、他方のガラス基
板上に、データバスライン３７を液晶セル３５の共通電
極として形成したものである。従って、液晶セル３５は
、ＴＦＴ３１と、データバスライン３７との間に接続さ
れ、アースで示す点は、スキャンバスライン３６と並行
に形成したアースパスラインに接続される。
このように、直交配置されるスキャンバスライン３６と
データバスライン３７とを対向配置した一方と他方との
ガラス基板上に形成することができるから、交差部分が
生じないことになり、製造歩留りを向上することができ
ると共に、駆動面積率を大きくすることができる。
データバスライン３７とを対向配置した一方と他方との
ガラス基板上に形成することができるから、交差部分が
生じないことになり、製造歩留りを向上することができ
ると共に、駆動面積率を大きくすることができる。
前述のアースパスラインとスキャンバスラインとは、並
行に形成されるものであるが、これらを一体化したアク
ティブマトリクス型表示装置も、特願昭６１−２１２６
９６号として提案した。即ち、第８図の等価回路に示す
よ・うに、ＴＦＴ３１のゲート電極３２をスキャンバス
ライン３６に接続し、ドレイン電極３３を液晶セル３５
の表示電極に接続し、ソース電極３４を隣接ラインのス
キャンバスライン３６に接続したものである。そして、
スキャンバスライン３６に順次アドレスパルスＶｇｌ、
Ｖｇ２． ・・・を印加し、それに対応してライン対
応のデータ電圧Ｖｄｌ、Ｖｄ２． ・・・をデータバ
スライン３７に印加するものである。
行に形成されるものであるが、これらを一体化したアク
ティブマトリクス型表示装置も、特願昭６１−２１２６
９６号として提案した。即ち、第８図の等価回路に示す
よ・うに、ＴＦＴ３１のゲート電極３２をスキャンバス
ライン３６に接続し、ドレイン電極３３を液晶セル３５
の表示電極に接続し、ソース電極３４を隣接ラインのス
キャンバスライン３６に接続したものである。そして、
スキャンバスライン３６に順次アドレスパルスＶｇｌ、
Ｖｇ２． ・・・を印加し、それに対応してライン対
応のデータ電圧Ｖｄｌ、Ｖｄ２． ・・・をデータバ
スライン３７に印加するものである。
アドレスパルスＶｇｌ、Ｖｇ２． ・・・は、ＴＦＴ
３１を確実にオフ状態とする電位Ｖｇｏｆｆと、ＴＦＴ
３１を確実にオン状態とする電位Ｖ ｇｏｎと、オン状
態とするＴＦＴ３１のソース電極に印加する電位Ｖｇｃ
とからなり、例えば、ｊ番目のスキャンバスライン３６
に、電位Ｖ ｇｏｎを印加して、そのスキャンバスライ
ン３６に接続されたＴＦＴ３１をオンとする時に、ｊ＋
１番目のスキャンバスライン３６に、電位Ｖｇｃｉ印加
する。そして、ｉ番目のデータバスライン３７にデータ
電圧Ｖｄを印加すると、ｊ番目のスキャンバスラインと
ｉ番目のデータバスラインとの交点の液晶セル３５には
、電位Ｖｇｃとデータ電圧Ｖｄとの差が印加されること
になる。従って、電位ＶｇｃをＯＶとすれば、データバ
スライン３７に加えられたデータ電圧Ｖｄが液晶セル３
５に印加され、次のフレームまで保持される。従って、
アースパスラインを省略できることから、更に駆動面積
率を大きくすることが可能となる。
３１を確実にオフ状態とする電位Ｖｇｏｆｆと、ＴＦＴ
３１を確実にオン状態とする電位Ｖ ｇｏｎと、オン状
態とするＴＦＴ３１のソース電極に印加する電位Ｖｇｃ
とからなり、例えば、ｊ番目のスキャンバスライン３６
に、電位Ｖ ｇｏｎを印加して、そのスキャンバスライ
ン３６に接続されたＴＦＴ３１をオンとする時に、ｊ＋
１番目のスキャンバスライン３６に、電位Ｖｇｃｉ印加
する。そして、ｉ番目のデータバスライン３７にデータ
電圧Ｖｄを印加すると、ｊ番目のスキャンバスラインと
ｉ番目のデータバスラインとの交点の液晶セル３５には
、電位Ｖｇｃとデータ電圧Ｖｄとの差が印加されること
になる。従って、電位ＶｇｃをＯＶとすれば、データバ
スライン３７に加えられたデータ電圧Ｖｄが液晶セル３
５に印加され、次のフレームまで保持される。従って、
アースパスラインを省略できることから、更に駆動面積
率を大きくすることが可能となる。
第９図は第８図のパネルの分解斜視図であり、一方のガ
ラス基板３９上に、ＴＦＴ３１と、液晶セルの表示電極
３８と、スキャンバスライン３６とを形成し、他方のガ
ラス基板４０上に、データバスライン３７を形成し、一
方と他方とのガラス基板３９．４０間に液晶を挟持させ
て、表示電極３日とデータバスライン３７との間に、液
晶セル３５が構成されることになる。
ラス基板３９上に、ＴＦＴ３１と、液晶セルの表示電極
３８と、スキャンバスライン３６とを形成し、他方のガ
ラス基板４０上に、データバスライン３７を形成し、一
方と他方とのガラス基板３９．４０間に液晶を挟持させ
て、表示電極３日とデータバスライン３７との間に、液
晶セル３５が構成されることになる。
第６図に示す従来例の欠点を改善した第７図に示すパネ
ルに於いては、スキャンバスライン３６とデータバスラ
イン３７との同一ガラス基板上の交差部分を無くすこと
ができるが、ＴＦＴ３１のソース電極３４を相互に接続
する為のアースパスラインを必要とするごとになる。
ルに於いては、スキャンバスライン３６とデータバスラ
イン３７との同一ガラス基板上の交差部分を無くすこと
ができるが、ＴＦＴ３１のソース電極３４を相互に接続
する為のアースパスラインを必要とするごとになる。
このアースパスラインは、第８図及び第９図に示す構成
によって省略することができるが、ＴＦＴ３１内で、ゲ
ート電極３２とソース電極３４との間が、ゲート絶縁膜
のピンホール等により絶縁不良となると、そのゲート電
極３２が接続されたスキャンバスラインと、ソース電極
３４が接続されたスキャンバスラインとの電位が互いに
影響を受けることになり、ライン状の表示欠陥となる。
によって省略することができるが、ＴＦＴ３１内で、ゲ
ート電極３２とソース電極３４との間が、ゲート絶縁膜
のピンホール等により絶縁不良となると、そのゲート電
極３２が接続されたスキャンバスラインと、ソース電極
３４が接続されたスキャンバスラインとの電位が互いに
影響を受けることになり、ライン状の表示欠陥となる。
本発明は、ＴＦＴ３１の障害によっても、表示欠陥とな
る部分を小さくすることを［］的とするものである。
る部分を小さくすることを［］的とするものである。
本発明のアクティブマトリ外ス型表示装置は、第１図を
参照して説明すると、対向配置した一方のガラス基板上
に、スキャンバスライン１と、ＴＰＴ等のスイッチング
素子２と、液晶セル等の表示素子の表示電極６とを形成
し、スイッチング素子２の制御電極３をスキャンバスラ
インｌに接続し、そのスイッチング素子２の一方の被制
御電極４を表示電極６に接続し、他方の被制御電極５を
抵抗値の高い配線８を介して隣接ラインのスキャンバス
ラインｌに接続し、他方のガラス基板上に表示電極６と
対向するデータバスライン７を形成して、一方と他方と
のガラス基板間に、液晶等の表示媒体を挟持させたもの
である。
参照して説明すると、対向配置した一方のガラス基板上
に、スキャンバスライン１と、ＴＰＴ等のスイッチング
素子２と、液晶セル等の表示素子の表示電極６とを形成
し、スイッチング素子２の制御電極３をスキャンバスラ
インｌに接続し、そのスイッチング素子２の一方の被制
御電極４を表示電極６に接続し、他方の被制御電極５を
抵抗値の高い配線８を介して隣接ラインのスキャンバス
ラインｌに接続し、他方のガラス基板上に表示電極６と
対向するデータバスライン７を形成して、一方と他方と
のガラス基板間に、液晶等の表示媒体を挟持させたもの
である。
スイッチング素子２の被制御電極５と、隣接ラインのス
キャンバスライン１との間を、抵抗値の高い配線８で接
続したことにより、スイッチング素子２の制御電極３と
被制御電極５との間の絶縁不良があっても、抵抗値の高
い配線８を介して隣接スキャンバスライン間が接続され
る状態となるから、それらの間の電位が互いに影響する
ことは少なくなり、表示欠陥の発生を防止することがで
きる。
キャンバスライン１との間を、抵抗値の高い配線８で接
続したことにより、スイッチング素子２の制御電極３と
被制御電極５との間の絶縁不良があっても、抵抗値の高
い配線８を介して隣接スキャンバスライン間が接続され
る状態となるから、それらの間の電位が互いに影響する
ことは少なくなり、表示欠陥の発生を防止することがで
きる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の詳細な説明図で、そのＡ−Ａ′線に沿
った断面図を第３図に、Ｂ−Ｂ ’線に沿った断面図を
第４図に、又ｃ−ｃ ’線に沿った断面図を第５図にそ
れぞれ示す、各図に於いて、１０はガラス基板、１１は
スキャンバスライン、１２はＴＦＴ、１ｊは表示電極、
１４はドレインパスライン、１４ａは高抵抗配線、１６
はアモルファスシリコン層、１７は絶縁層、Ｇはゲート
電極、Ｓはソース電極、Ｄはドレイン電極である。
った断面図を第３図に、Ｂ−Ｂ ’線に沿った断面図を
第４図に、又ｃ−ｃ ’線に沿った断面図を第５図にそ
れぞれ示す、各図に於いて、１０はガラス基板、１１は
スキャンバスライン、１２はＴＦＴ、１ｊは表示電極、
１４はドレインパスライン、１４ａは高抵抗配線、１６
はアモルファスシリコン層、１７は絶縁層、Ｇはゲート
電極、Ｓはソース電極、Ｄはドレイン電極である。
表示電極１３の一部をＴＦＴ１２のソース電極Ｓとし、
高抵抗配線１４ａの一部をＴＦＴ１２のドレイン電極り
とし、スキャンノぐスライン１１の延長部をゲート電極
Ｇとし、ソース電極Ｓとドレイン電極りとの上にアモル
ファスシリコンｗ１１６を形成し、その上に絶縁層１７
を介してゲート電極Ｇを形成して、スタガー型のＴＦＴ
１２を構成した場合を示している。従って、ＴＦＴ１２
のドレイン電極りと、スキャンバスライン１１との間を
、高抵抗配線１４ａにより接続し、ＴＦＴ１２のソース
電極Ｓに表示電極１３を接続し、ＴＦＴ１２のゲート電
極Ｇにスキャンバスライン１１を接続した構成となる。
高抵抗配線１４ａの一部をＴＦＴ１２のドレイン電極り
とし、スキャンノぐスライン１１の延長部をゲート電極
Ｇとし、ソース電極Ｓとドレイン電極りとの上にアモル
ファスシリコンｗ１１６を形成し、その上に絶縁層１７
を介してゲート電極Ｇを形成して、スタガー型のＴＦＴ
１２を構成した場合を示している。従って、ＴＦＴ１２
のドレイン電極りと、スキャンバスライン１１との間を
、高抵抗配線１４ａにより接続し、ＴＦＴ１２のソース
電極Ｓに表示電極１３を接続し、ＴＦＴ１２のゲート電
極Ｇにスキャンバスライン１１を接続した構成となる。
又他方のガラス基板に、表示電極１３の列に対向するス
トライプ状のアースパスライン（第°１図参照）を形成
し、このデータバスラインと表示電極１３との間に表示
媒体として液晶を充填することにより、アクティブ・マ
トリクス型液晶表示装置が構成される。
トライプ状のアースパスライン（第°１図参照）を形成
し、このデータバスラインと表示電極１３との間に表示
媒体として液晶を充填することにより、アクティブ・マ
トリクス型液晶表示装置が構成される。
第３図は、第２図のＡ−Ａ ’線に沿った断面図で、Ａ
−Ａ’線の直角に曲げたＸ点を、第３図のＸで示してい
る。スキャンバスライン部は、ドレインパスライン１４
上に形成したスキャンバスライン１１により構成され、
第４図及び第５図からも判るように、二重配線構造とな
っている。又ＴＰＴ部は、ソース電橋Ｓとドレイン電極
りとの上に、アモルファスシリコン層１６と、その上の
絶縁層１７と、ゲート電極Ｇとにより構成されている。
−Ａ’線の直角に曲げたＸ点を、第３図のＸで示してい
る。スキャンバスライン部は、ドレインパスライン１４
上に形成したスキャンバスライン１１により構成され、
第４図及び第５図からも判るように、二重配線構造とな
っている。又ＴＰＴ部は、ソース電橋Ｓとドレイン電極
りとの上に、アモルファスシリコン層１６と、その上の
絶縁層１７と、ゲート電極Ｇとにより構成されている。
又表示部は、表示電極１３を含めて構成されている。
製造方法の一例を簡単に説明すると、ガラス基板１０上
に、透明金属膜の５ｎ０２を厚さ５００人で蒸着等によ
り形成する。これは比較的高抵抗の金属膜となるもので
あり、例えば、シート抵抗は５０にΩ／口となる。そし
て、表示電極１３、ドレインパスライン１４及び高抵抗
配線１４ａのバターニングを行う。
に、透明金属膜の５ｎ０２を厚さ５００人で蒸着等によ
り形成する。これは比較的高抵抗の金属膜となるもので
あり、例えば、シート抵抗は５０にΩ／口となる。そし
て、表示電極１３、ドレインパスライン１４及び高抵抗
配線１４ａのバターニングを行う。
次に、プラズマＣＶＤ法等によりアモルファスシリコン
層１６と絶縁層１７とを連続して形成す 。
層１６と絶縁層１７とを連続して形成す 。
る。絶縁層１７としては、例えば、シリコン窒化物（Ｓ
ｉＮｘ）、シリコン酸化物（ＳｉＯｚ）等を用いること
ができる。そして、アモルファスシリコン層１６と絶縁
層１７とを、第２図の一点鎖線の枠内にのみ残存するよ
うにエツチング処理する。
ｉＮｘ）、シリコン酸化物（ＳｉＯｚ）等を用いること
ができる。そして、アモルファスシリコン層１６と絶縁
層１７とを、第２図の一点鎖線の枠内にのみ残存するよ
うにエツチング処理する。
次に、全面にアルミニウム（Ａｌ）等の金属層を蒸着等
により１〜数μｍの厚さに形成し、スキャンバスライン
１１及びその延長部のゲート電極Ｇをエツチング処理に
よって形成する。従って、第２図乃至第５図に示す構成
が得られる。
により１〜数μｍの厚さに形成し、スキャンバスライン
１１及びその延長部のゲート電極Ｇをエツチング処理に
よって形成する。従って、第２図乃至第５図に示す構成
が得られる。
この場合、高抵抗配ｇ ｌ ４ ａのパターン及び表示
電極１３上には、アルミニウム等の金属層を残存させな
いので、高抵抗配線１４ａはＳ ｎ ０２による高抵抗
を有するものとなる。例えば、この配線の幅を１０μｍ
１長さを２００μｍとすると、抵抗値は約ＩＭΩとなる
。これに対して、スキャンバスライン１１はアルミニウ
ム等の金属層により形成されるものであるから、比較的
低い抵抗値とすることができる０例えば、スキャンバス
ラインｌｌの両端間の抵抗値をＩＯＫΩ程度とすること
ができる。高抵抗配線１４ａとスキャンバスライン１１
との抵抗値の比は、１対１０以上程度であれば良いもの
である。
電極１３上には、アルミニウム等の金属層を残存させな
いので、高抵抗配線１４ａはＳ ｎ ０２による高抵抗
を有するものとなる。例えば、この配線の幅を１０μｍ
１長さを２００μｍとすると、抵抗値は約ＩＭΩとなる
。これに対して、スキャンバスライン１１はアルミニウ
ム等の金属層により形成されるものであるから、比較的
低い抵抗値とすることができる０例えば、スキャンバス
ラインｌｌの両端間の抵抗値をＩＯＫΩ程度とすること
ができる。高抵抗配線１４ａとスキャンバスライン１１
との抵抗値の比は、１対１０以上程度であれば良いもの
である。
このように、スキャンバスライン１１と高抵抗配Ｗ １
４ ａとの抵抗値の比を大きくすると、ＴＦＴ１２のゲ
ート電極Ｇとドレイン電極りとの間の絶縁不良が発生し
た時、ゲート電極Ｇに接続されたスキャンバスライン１
１と、ドレイン電極りに接続されたスキャンバスライン
１１との間に、絶縁不良個所を介して流れる電流によっ
て、スキャンバスライン１１の電位の変動は約１％以下
となるから、絶縁不良となったＴＦＴ１２に接続された
１画素のみが不良となるが、ライン状の表示欠陥となる
ことはない。
４ ａとの抵抗値の比を大きくすると、ＴＦＴ１２のゲ
ート電極Ｇとドレイン電極りとの間の絶縁不良が発生し
た時、ゲート電極Ｇに接続されたスキャンバスライン１
１と、ドレイン電極りに接続されたスキャンバスライン
１１との間に、絶縁不良個所を介して流れる電流によっ
て、スキャンバスライン１１の電位の変動は約１％以下
となるから、絶縁不良となったＴＦＴ１２に接続された
１画素のみが不良となるが、ライン状の表示欠陥となる
ことはない。
又表示電極１３は、Ｓ ｎ Ｏ２のみにより構成される
ことになるが、液晶セルの静電容量をアドレス期間内に
充電する為に必要な抵抗値は、液晶セルの静電容量が１
ｐＦの場合、およそＩＯＭΩであり、これに比較して゛
充分低い抵抗値となる為、表示特性に与える影響は無視
できる。
ことになるが、液晶セルの静電容量をアドレス期間内に
充電する為に必要な抵抗値は、液晶セルの静電容量が１
ｐＦの場合、およそＩＯＭΩであり、これに比較して゛
充分低い抵抗値となる為、表示特性に与える影響は無視
できる。
なお、スキャンバスラインを二重配線構成とした場合を
示すものであるが、−重配線構成とすることもできるも
のであり、例えば高抵抗配線１４ａの部分のみを、５ｎ
０２等の高抵抗、金属膜で形成することもできる。
示すものであるが、−重配線構成とすることもできるも
のであり、例えば高抵抗配線１４ａの部分のみを、５ｎ
０２等の高抵抗、金属膜で形成することもできる。
以上説明したように、本発明は、対向マトリクス方式の
アクティブマトリクス型表示装置に於いて、ＴＰＴ等の
スイッチング素子２の゛被制′４Ｂ電極５とスキャンバ
スライン１との間を、高抵抗配線８により接続したもの
であり、絶縁不良のスイッチング素子２があっても、そ
のスイッチング素子２に対応した１画素のみが不良とな
るが、ライン状の表示欠陥となることを防止できる。更
に高抵抗配線８を厚さ５００人程度にすることにより、
その一部をドレイン電極り等の被制御電極５とし、その
上にシリコン窒化物（ＳｉＮｘ）層等のゲート絶縁膜を
形成した時に、段差が小さくなるから、被覆性が良くな
り、ＴＰＴのゲートとソース・ドレインとの重なり部の
絶縁耐圧が高くなり、ピンホールによる短絡発生を抑制
できる利点がある。従って、製造歩留りを著しく向上す
ることができる。又下地として用いる電橋材料として、
ＴａやＭＯ，ｃｒ、 Ｎｔ等の比較的高抵抗の金属材料
を用いることも可能であり、下地電極材料の選択の幅が
拡大する為、更に製造歩留りの向上を図ることができる
。
アクティブマトリクス型表示装置に於いて、ＴＰＴ等の
スイッチング素子２の゛被制′４Ｂ電極５とスキャンバ
スライン１との間を、高抵抗配線８により接続したもの
であり、絶縁不良のスイッチング素子２があっても、そ
のスイッチング素子２に対応した１画素のみが不良とな
るが、ライン状の表示欠陥となることを防止できる。更
に高抵抗配線８を厚さ５００人程度にすることにより、
その一部をドレイン電極り等の被制御電極５とし、その
上にシリコン窒化物（ＳｉＮｘ）層等のゲート絶縁膜を
形成した時に、段差が小さくなるから、被覆性が良くな
り、ＴＰＴのゲートとソース・ドレインとの重なり部の
絶縁耐圧が高くなり、ピンホールによる短絡発生を抑制
できる利点がある。従って、製造歩留りを著しく向上す
ることができる。又下地として用いる電橋材料として、
ＴａやＭＯ，ｃｒ、 Ｎｔ等の比較的高抵抗の金属材料
を用いることも可能であり、下地電極材料の選択の幅が
拡大する為、更に製造歩留りの向上を図ることができる
。
第１図は本発明の原理説明図、第２図は本発明の詳細な
説明図、第３図は第２図のＡ−Ａ ’線に沿った断面図
、第４図は第２図のＢ−Ｂ ’線に沿った断面図、第５
図は第２図のｃ−ｃ’線に沿った断面図、第６図は従来
例のパネルの等価回路、第７図は先に提案されたパネル
の等価回路、第８図は先に提案された他のパネルの等価
回路、第９図は第８図のパネルの分解斜視図である。 １はスキャンバスライン、２はスイッチング素子、３は
制御電極、４．５は被制御電極、６は表示電極、７はデ
ータバスライン、８は高抵抗配線である。
説明図、第３図は第２図のＡ−Ａ ’線に沿った断面図
、第４図は第２図のＢ−Ｂ ’線に沿った断面図、第５
図は第２図のｃ−ｃ’線に沿った断面図、第６図は従来
例のパネルの等価回路、第７図は先に提案されたパネル
の等価回路、第８図は先に提案された他のパネルの等価
回路、第９図は第８図のパネルの分解斜視図である。 １はスキャンバスライン、２はスイッチング素子、３は
制御電極、４．５は被制御電極、６は表示電極、７はデ
ータバスライン、８は高抵抗配線である。
Claims (1)
- 【特許請求の範囲】 対向配置した一方のガラス基板上に、スキャンバスライ
ン（１）と、スイッチング素子（２）と、表示素子の表
示電極（６）とを形成し、 前記スイッチング素子（２）の制御電極（３）を前記ス
キャンバスライン（１）に接続し、該スイッチング素子
（２）の一方の被制御電極（４）を前記表示電極（６）
に、他方の被制御電極（５）を隣接ラインのスキャンバ
スライン（１）に接続し、 他方のガラス基板上に、前記表示電極（６）と対向する
データバスライン（７）を形成し、前記一方と他方との
ガラス基板間に表示媒体を挟持したアクティブマトリク
ス型表示装置に於いて、 前記スイッチング素子（２）の前記他方の被制御電極（
５）と前記スキャンバスライン（１）との間を、抵抗値
の高い配線（８）により接続したことを特徴とするアク
ティブマトリクス型表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307750A JPH06100893B2 (ja) | 1986-12-25 | 1986-12-25 | アクテイブマトリクス型表示装置 |
| KR8709744A KR900004989B1 (en) | 1986-09-11 | 1987-09-03 | Active matrix type display and driving method |
| CA000546534A CA1296438C (en) | 1986-09-11 | 1987-09-10 | Active matrix display device and method for driving the same |
| EP87113246A EP0259875B1 (en) | 1986-09-11 | 1987-09-10 | Active matrix display devices |
| DE87113246T DE3788093T2 (de) | 1986-09-11 | 1987-09-10 | Anzeigevorrichtungen mit aktiver Matrix. |
| US07/095,268 US4818981A (en) | 1986-09-11 | 1987-09-11 | Active matrix display device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307750A JPH06100893B2 (ja) | 1986-12-25 | 1986-12-25 | アクテイブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161494A true JPS63161494A (ja) | 1988-07-05 |
| JPH06100893B2 JPH06100893B2 (ja) | 1994-12-12 |
Family
ID=17972819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307750A Expired - Fee Related JPH06100893B2 (ja) | 1986-09-11 | 1986-12-25 | アクテイブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100893B2 (ja) |
-
1986
- 1986-12-25 JP JP61307750A patent/JPH06100893B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06100893B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| JPH03163529A (ja) | アクティブマトリクス表示装置 | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| JP3402909B2 (ja) | 薄膜トランジスタ装置及び液晶表示装置 | |
| JP3338281B2 (ja) | 液晶表示パネル | |
| JP4030178B2 (ja) | アクティブマトリクス型表示装置 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| JPH06104434A (ja) | 薄膜トランジスタ素子，アクティブマトリクス表示装置及びイメージセンサ | |
| JP3322948B2 (ja) | 表示装置用アレイ基板及び液晶表示装置 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JPS63161494A (ja) | アクテイブマトリクス型表示装置 | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
| JP3035263B2 (ja) | 液晶表示装置 | |
| JPH0155460B2 (ja) | ||
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2881030B2 (ja) | 液晶表示装置 | |
| JPH0242763A (ja) | 薄膜トランジスタ装置 | |
| JP4189115B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |