JPH06100893B2 - アクテイブマトリクス型表示装置 - Google Patents
アクテイブマトリクス型表示装置Info
- Publication number
- JPH06100893B2 JPH06100893B2 JP61307750A JP30775086A JPH06100893B2 JP H06100893 B2 JPH06100893 B2 JP H06100893B2 JP 61307750 A JP61307750 A JP 61307750A JP 30775086 A JP30775086 A JP 30775086A JP H06100893 B2 JPH06100893 B2 JP H06100893B2
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- electrode
- display
- scan bus
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔概要〕 アクティブマトリクス型表示装置に於けるスキャンバス
ラインと、これに対して直交配置されるデータバスライ
ンとを、一方と他方とのガラス基板上に形成して、バス
ラインの交差を無くし、且つスキャンバスラインとスイ
ッチング素子の被制御電極との間を抵抗値の高い配線で
接続し、スイッチング素子の障害によるライン障害の波
及を小さくしたものである。
ラインと、これに対して直交配置されるデータバスライ
ンとを、一方と他方とのガラス基板上に形成して、バス
ラインの交差を無くし、且つスキャンバスラインとスイ
ッチング素子の被制御電極との間を抵抗値の高い配線で
接続し、スイッチング素子の障害によるライン障害の波
及を小さくしたものである。
本発明は、表示素子対応にスイッチング素子を設けたア
クティブマトリクス型表示装置に関するものである。
クティブマトリクス型表示装置に関するものである。
アクティブマトリクス型表示装置は、表示素子対応にス
イッチング素子を設けて、画素を独立的に駆動すること
ができるから、表示容量の増大に伴ってライン数が増加
しても、単純マトリクス型表示装置のような駆動デュー
ティ比の減少による画質の低下の問題が生じない利点が
あり、表示媒体として液晶を用いフルカラー表示を可能
としたアクティブマトリクス型液晶表示装置は、携帯用
テレビジョン受像機として多く使用されている。
イッチング素子を設けて、画素を独立的に駆動すること
ができるから、表示容量の増大に伴ってライン数が増加
しても、単純マトリクス型表示装置のような駆動デュー
ティ比の減少による画質の低下の問題が生じない利点が
あり、表示媒体として液晶を用いフルカラー表示を可能
としたアクティブマトリクス型液晶表示装置は、携帯用
テレビジョン受像機として多く使用されている。
このようなアクティブマトリクス型表示装置に於いて
は、微細な薄膜トランジスタ等のスイッチング素子を形
成して、バスラインと接続する構成が必要となり、製造
歩留りを高くすることが容易でないものであった。
は、微細な薄膜トランジスタ等のスイッチング素子を形
成して、バスラインと接続する構成が必要となり、製造
歩留りを高くすることが容易でないものであった。
第６図は従来例のアクティブマトリクス型表示装置のパ
ネルの等価回路を示し、31は薄膜トランジスタ（以下TF
Tと略称する）、32はゲート電極、33はドレイン電極、3
4はソース電極、35は液晶セル、36はスキャンバスライ
ン、37はデータバスラインである。液晶セル35は、共通
電極と画素対応の表示電極との間に、表示媒体として液
晶が挟持されて構成されているものであり、共通電極は
アースとして示され、表示電極は、TFT31のソース電極3
4に接続されている。
ネルの等価回路を示し、31は薄膜トランジスタ（以下TF
Tと略称する）、32はゲート電極、33はドレイン電極、3
4はソース電極、35は液晶セル、36はスキャンバスライ
ン、37はデータバスラインである。液晶セル35は、共通
電極と画素対応の表示電極との間に、表示媒体として液
晶が挟持されて構成されているものであり、共通電極は
アースとして示され、表示電極は、TFT31のソース電極3
4に接続されている。
このようなアクティブマトリクス型表示装置に於いて
は、スキャンバスライン36とデータバスライン37とが同
一のガラス基板上に直交して形成されるものであるか
ら、その交差部分の絶縁不良が問題となる。更に、交差
部分では段差が生じるので、バスラインの断線或いは抵
抗値の増大の問題がある。
は、スキャンバスライン36とデータバスライン37とが同
一のガラス基板上に直交して形成されるものであるか
ら、その交差部分の絶縁不良が問題となる。更に、交差
部分では段差が生じるので、バスラインの断線或いは抵
抗値の増大の問題がある。
そこで、スキャンバスラインとデータバスラインとを異
なるガラス基板に形成したアクティブマトリクス型表示
装置を特願昭60−274011号として提案した。第７図はこ
のようなアクティブマトリクス型表示装置のパネルの等
価回路を示すもので、対向配置した一方のガラス基板上
に、TFT31と、スキャンバスライン36と、液晶セル35の
表示電極とを形成し、他方のガラス基板上に、データバ
スライン37を液晶セル35の共通電極として形成したもの
である。従って、液晶セル35は、TFT31と、データバス
ライン37との間に接続され、アースで示す点は、スキャ
ンバスライン36と並行に形成したアースバスラインに接
続される。
なるガラス基板に形成したアクティブマトリクス型表示
装置を特願昭60−274011号として提案した。第７図はこ
のようなアクティブマトリクス型表示装置のパネルの等
価回路を示すもので、対向配置した一方のガラス基板上
に、TFT31と、スキャンバスライン36と、液晶セル35の
表示電極とを形成し、他方のガラス基板上に、データバ
スライン37を液晶セル35の共通電極として形成したもの
である。従って、液晶セル35は、TFT31と、データバス
ライン37との間に接続され、アースで示す点は、スキャ
ンバスライン36と並行に形成したアースバスラインに接
続される。
このように、直交配置されるスキャンバスライン36とデ
ータバスライン37とを対向配置した一方と他方とのガラ
ス基板上に形成することができるから、交差部分が生じ
ないことになり、製造歩留りを向上することができると
共に、駆動面積率を大きくすることができる。
ータバスライン37とを対向配置した一方と他方とのガラ
ス基板上に形成することができるから、交差部分が生じ
ないことになり、製造歩留りを向上することができると
共に、駆動面積率を大きくすることができる。
前述のアースバスラインとスキャンバスラインとは、並
行に形成されるものであるが、これらを一体化したアク
ティブマトリクス型表示装置も、特願昭61−212696号と
して提案した。即ち、第８図の等価回路に示すように、
TFT31のゲート電極32をスキャンバスライン36に接続
し、ドレイン電極33を液晶セル35の表示電極に接続し、
ソース電極34を隣接ラインのスキャンバスライン36に接
続したものである。そして、スキャンバスライン36に順
次アドレスパルスVg1,Vg2,・・・を印加し、それに対応
してライン対応のデータ電圧Vd1,Vd2,・・・をデータバ
スライン37に印加するものである。
行に形成されるものであるが、これらを一体化したアク
ティブマトリクス型表示装置も、特願昭61−212696号と
して提案した。即ち、第８図の等価回路に示すように、
TFT31のゲート電極32をスキャンバスライン36に接続
し、ドレイン電極33を液晶セル35の表示電極に接続し、
ソース電極34を隣接ラインのスキャンバスライン36に接
続したものである。そして、スキャンバスライン36に順
次アドレスパルスVg1,Vg2,・・・を印加し、それに対応
してライン対応のデータ電圧Vd1,Vd2,・・・をデータバ
スライン37に印加するものである。
アドレスパルスVg1,Vg2,・・・は、TFT31を確実にオフ
状態とする電位Vgoffと、TFT31を確実にオン状態とする
電位Vgonと、オン状態とするTFT31のソース電極に印加
する電位Vgcとからなり、例えば、ｊ番目のスキャンバ
スライン36に、電位Vgonを印加して、そのスキャンバス
ライン36に接続されたTFT31をオンとする時に、ｊ＋１
番目のスキャンバスライン36に、電位Vgcを印加する。
そして、ｉ番目のデータバスライン37にデータ電圧Vdを
印加すると、ｊ番目のスキャンバスラインとｉ番目のデ
ータバスラインとの交点の液晶セル35には、電位Vgcと
データ電圧Vdとの差が印加されることになる。従って、
電位Vgcを0Vとすれば、データバスライン37に加えられ
たデータ電圧Vdが液晶セル35に印加され、次のフレーム
まで保持される。従って、アースバスラインを省略でき
ることから、更に駆動面積率を大きくすることが可能と
なる。
状態とする電位Vgoffと、TFT31を確実にオン状態とする
電位Vgonと、オン状態とするTFT31のソース電極に印加
する電位Vgcとからなり、例えば、ｊ番目のスキャンバ
スライン36に、電位Vgonを印加して、そのスキャンバス
ライン36に接続されたTFT31をオンとする時に、ｊ＋１
番目のスキャンバスライン36に、電位Vgcを印加する。
そして、ｉ番目のデータバスライン37にデータ電圧Vdを
印加すると、ｊ番目のスキャンバスラインとｉ番目のデ
ータバスラインとの交点の液晶セル35には、電位Vgcと
データ電圧Vdとの差が印加されることになる。従って、
電位Vgcを0Vとすれば、データバスライン37に加えられ
たデータ電圧Vdが液晶セル35に印加され、次のフレーム
まで保持される。従って、アースバスラインを省略でき
ることから、更に駆動面積率を大きくすることが可能と
なる。
第９図は第８図のパネルの分解斜視図であり、一方のガ
ラス基板39上に、TFT31と、液晶セルの表示電極38と、
スキャンバスライン36とを形成し、他方のガラス基板40
上に、データバスライン37を形成し、一方と他方とのガ
ラス基板39,40間に液晶を挟持させて、表示電極38とデ
ータバスライン37との間に、液晶セル35が構成されるこ
とになる。
ラス基板39上に、TFT31と、液晶セルの表示電極38と、
スキャンバスライン36とを形成し、他方のガラス基板40
上に、データバスライン37を形成し、一方と他方とのガ
ラス基板39,40間に液晶を挟持させて、表示電極38とデ
ータバスライン37との間に、液晶セル35が構成されるこ
とになる。
第６図に示す従来例の欠点を改善した第７図に示すパネ
ルに於いては、スキャンバスライン36とデータバスライ
ン37との同一ガラス基板上の交差部分を無くすことがで
きるが、TFT31のソース電極34を相互に接続する為のア
ースバスラインを必要とすることになる。
ルに於いては、スキャンバスライン36とデータバスライ
ン37との同一ガラス基板上の交差部分を無くすことがで
きるが、TFT31のソース電極34を相互に接続する為のア
ースバスラインを必要とすることになる。
このアースバスラインは、第８図及び第９図に示す構成
によって省略することができるが、TFT31内で、ゲート
電極32とソース電極34との間が、ゲート絶縁膜のピンホ
ール等により絶縁不良となると、そのゲート電極32が接
続されたスキャンバスラインと、ソース電極34が接続さ
れたスキャンバスラインとの電位が互いに影響を受ける
ことになり、ライン状の表示欠陥となる。
によって省略することができるが、TFT31内で、ゲート
電極32とソース電極34との間が、ゲート絶縁膜のピンホ
ール等により絶縁不良となると、そのゲート電極32が接
続されたスキャンバスラインと、ソース電極34が接続さ
れたスキャンバスラインとの電位が互いに影響を受ける
ことになり、ライン状の表示欠陥となる。
本発明は、TFT31の障害によっても、表示欠陥となる部
分を小さくすることを目的とするものである。
分を小さくすることを目的とするものである。
本発明のアクティブマトリクス型表示装置は、第１図を
参照して説明すると、対向配置した一方のガラス基板上
に、スキャンバスライン１と、TFT等のスイッチング素
子２と、液晶セル等の表示素子の表示電極６とを形成
し、スイッチング素子２の制御電極３をスキャンバスラ
イン１に接続し、そのスイッチング素子２の一方の被制
御電極４を表示電極６に接続し、他方の被制御電極５を
抵抗値の高い配線８を介して隣接ラインのスキャンバス
ライン１に接続し、他方のガラス基板上に表示電極６と
対向するデータバスライン７を形成して、一方と他方と
のガラス基板間に、液晶等の表示媒体を挟持させたもの
である。
参照して説明すると、対向配置した一方のガラス基板上
に、スキャンバスライン１と、TFT等のスイッチング素
子２と、液晶セル等の表示素子の表示電極６とを形成
し、スイッチング素子２の制御電極３をスキャンバスラ
イン１に接続し、そのスイッチング素子２の一方の被制
御電極４を表示電極６に接続し、他方の被制御電極５を
抵抗値の高い配線８を介して隣接ラインのスキャンバス
ライン１に接続し、他方のガラス基板上に表示電極６と
対向するデータバスライン７を形成して、一方と他方と
のガラス基板間に、液晶等の表示媒体を挟持させたもの
である。
スイッチング素子２の被制御電極５と、隣接ラインのス
キャンバスライン１との間を、抵抗値の高い配線８で接
続したことにより、スイッチング素子２の制御電極３と
被制御電極５との間の絶縁不良があっても、抵抗値の高
い配線８を介して隣接スキャンバスライン間が接続され
る状態となるから、それらの間の電位が互いに影響する
ことは少なくなり、表示欠陥の発生を防止することがで
きる。
キャンバスライン１との間を、抵抗値の高い配線８で接
続したことにより、スイッチング素子２の制御電極３と
被制御電極５との間の絶縁不良があっても、抵抗値の高
い配線８を介して隣接スキャンバスライン間が接続され
る状態となるから、それらの間の電位が互いに影響する
ことは少なくなり、表示欠陥の発生を防止することがで
きる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の実施例の説明図で、そのＡ−Ａ′線に
沿った断面図を第３図に、Ｂ−Ｂ′線に沿った断面図を
第４図に、又Ｃ−Ｃ′線に沿った断面図を第５図にそれ
ぞれ示す。各図に於いて、10はガラス基板、11はスキャ
ンバスライン、12はTFT、13は表示電極、14はドレイン
バスライン、14aは高抵抗配線、16はアモルファスシリ
コン層、17は絶縁層、Ｇはゲート電極、Ｓはソース電
極、Ｄはドレイン電極である。
沿った断面図を第３図に、Ｂ−Ｂ′線に沿った断面図を
第４図に、又Ｃ−Ｃ′線に沿った断面図を第５図にそれ
ぞれ示す。各図に於いて、10はガラス基板、11はスキャ
ンバスライン、12はTFT、13は表示電極、14はドレイン
バスライン、14aは高抵抗配線、16はアモルファスシリ
コン層、17は絶縁層、Ｇはゲート電極、Ｓはソース電
極、Ｄはドレイン電極である。
表示電極13の一部をTFT12のソース電極Ｓとし、高抵抗
配線14aの一部をTFT12のドレイン電極Ｄとし、スキャン
バスライン11の延長部をゲート電極Ｇとし、ソース電極
Ｓとドレイン電極Ｄとの上にアモルファスシリコン層16
を形成し、その上に絶縁層17を介してゲート電極Ｇを形
成して、スタガー型のTFT12を構成した場合を示してい
る。従って、TFT12のドレイン電極Ｄと、スキャンバス
ライン11との間を、高抵抗配線14aにより接続し、TFT12
のソース電極Ｓに表示電極13を接続し、TFT12のゲート
電極Ｇにスキャンバスライン11を接続した構成となる。
配線14aの一部をTFT12のドレイン電極Ｄとし、スキャン
バスライン11の延長部をゲート電極Ｇとし、ソース電極
Ｓとドレイン電極Ｄとの上にアモルファスシリコン層16
を形成し、その上に絶縁層17を介してゲート電極Ｇを形
成して、スタガー型のTFT12を構成した場合を示してい
る。従って、TFT12のドレイン電極Ｄと、スキャンバス
ライン11との間を、高抵抗配線14aにより接続し、TFT12
のソース電極Ｓに表示電極13を接続し、TFT12のゲート
電極Ｇにスキャンバスライン11を接続した構成となる。
又他方のガラス基板に、表示電極13の列に対向するスト
ライプ状のデータバスライン（第１図参照）を形成し、
このデータバスラインと表示電極13との間に表示媒体と
して液晶を充填することにより、アクティブマトリクス
型液晶表示装置が構成される。
ライプ状のデータバスライン（第１図参照）を形成し、
このデータバスラインと表示電極13との間に表示媒体と
して液晶を充填することにより、アクティブマトリクス
型液晶表示装置が構成される。
第３図は、第２図のＡ−Ａ′線に沿って断面図で、Ａ−
Ａ′の直角に曲げたＸ点を、第３図のＸで示している。
スキャンバスライン部は、ドレインバスライン14上に形
成したスキャンバスライン11により構成され、第４図及
び第５図からも判るように、二重配線構造となってい
る。又TFT部は、ソース電極Ｓとドレイン電極Ｄとの上
に、アモルファスシリコン層16と、その上に絶縁層17
と、ゲート電極Ｇとにより構成されている。又表示部
は、表示電極13を含めて構成されている。
Ａ′の直角に曲げたＸ点を、第３図のＸで示している。
スキャンバスライン部は、ドレインバスライン14上に形
成したスキャンバスライン11により構成され、第４図及
び第５図からも判るように、二重配線構造となってい
る。又TFT部は、ソース電極Ｓとドレイン電極Ｄとの上
に、アモルファスシリコン層16と、その上に絶縁層17
と、ゲート電極Ｇとにより構成されている。又表示部
は、表示電極13を含めて構成されている。
製造方法の一例を簡単に説明すると、ガラス基板10上
に、透明金属膜のSnO2を厚さ500Åで蒸着等により形成
する。これは比較的高抵抗の金属膜となるものであり、
例えば、シート抵抗は50KΩ／□となる。そして、表示
電極13、ドレインバスライン14及び高抵抗配線14aのパ
ターニングを行う。
に、透明金属膜のSnO2を厚さ500Åで蒸着等により形成
する。これは比較的高抵抗の金属膜となるものであり、
例えば、シート抵抗は50KΩ／□となる。そして、表示
電極13、ドレインバスライン14及び高抵抗配線14aのパ
ターニングを行う。
次に、プラズマCVD法等によりアモルファスシリコン層1
6と絶縁層17とを連続して形成する。絶縁層17として
は、例えば、シリコン窒化物（SiNx）、シリコン酸化物
（SiO2）等を用いることができる。そして、アモルファ
スシリコン層16と絶縁層17とを、第２図の一点鎖線の枠
内にのみ残存するようにエッチング処理する。
6と絶縁層17とを連続して形成する。絶縁層17として
は、例えば、シリコン窒化物（SiNx）、シリコン酸化物
（SiO2）等を用いることができる。そして、アモルファ
スシリコン層16と絶縁層17とを、第２図の一点鎖線の枠
内にのみ残存するようにエッチング処理する。
次に、全面にアルミニウム（Al）等の金属層を蒸着等に
より１〜数μｍの厚さに形成し、スキャンバスライン11
及びその延長部のゲート電極Ｇをエッチング処理によっ
て形成する。従って、第２図乃至第５図に示す構成が得
られる。
より１〜数μｍの厚さに形成し、スキャンバスライン11
及びその延長部のゲート電極Ｇをエッチング処理によっ
て形成する。従って、第２図乃至第５図に示す構成が得
られる。
この場合、高抵抗配線14aのパターン及び表示電極13上
には、アルミニウム等の金属層を残存させないので、高
抵抗配線14aはSnO2による高抵抗を有するものとなる。
例えば、この配線の幅を10μｍ、長さを200μｍとする
と、抵抗値は約1MΩとなる。これに対して、スキャンバ
スライン11はアルミニウム等の金属層により形成される
ものであるから、比較的低い抵抗値とすることができ
る。例えば、スキャンバスライン11の両端間の抵抗値を
10KΩ程度とすることができる。高抵抗配線14aとスキャ
ンバスライン11との抵抗値の比は、１対10以上程度であ
れば良いものである。
には、アルミニウム等の金属層を残存させないので、高
抵抗配線14aはSnO2による高抵抗を有するものとなる。
例えば、この配線の幅を10μｍ、長さを200μｍとする
と、抵抗値は約1MΩとなる。これに対して、スキャンバ
スライン11はアルミニウム等の金属層により形成される
ものであるから、比較的低い抵抗値とすることができ
る。例えば、スキャンバスライン11の両端間の抵抗値を
10KΩ程度とすることができる。高抵抗配線14aとスキャ
ンバスライン11との抵抗値の比は、１対10以上程度であ
れば良いものである。
このように、スキャンバスライン11と高抵抗配線14aと
の抵抗値の比を大きくすると、TFT12のゲート電極Ｇと
ドレイン電極Ｄとの間の絶縁不良が発生した時、ゲート
電極Ｇに接続されたスキャンバスライン11と、ドレイン
電極Ｄに接続されたスキャンバスライン11との間に、絶
縁不良個所を介して流れる電流によって、スキャンバス
ライン11の電位の変動は約１％以下となるから、絶縁不
良となったTFT12に接続された１画素のみが不良となる
が、ライン状の表示欠陥となることはない。
の抵抗値の比を大きくすると、TFT12のゲート電極Ｇと
ドレイン電極Ｄとの間の絶縁不良が発生した時、ゲート
電極Ｇに接続されたスキャンバスライン11と、ドレイン
電極Ｄに接続されたスキャンバスライン11との間に、絶
縁不良個所を介して流れる電流によって、スキャンバス
ライン11の電位の変動は約１％以下となるから、絶縁不
良となったTFT12に接続された１画素のみが不良となる
が、ライン状の表示欠陥となることはない。
又表示電極13は、SnO2のみにより構成されることになる
が、液晶セルの静電容量をアドレス期間内に充電する為
に必要な抵抗値は、液晶セルの静電容量が1pFの場合、
およそ10MΩであり、これに比較して充分低い抵抗値と
なる為、表示特性に与える影響は無視できる。
が、液晶セルの静電容量をアドレス期間内に充電する為
に必要な抵抗値は、液晶セルの静電容量が1pFの場合、
およそ10MΩであり、これに比較して充分低い抵抗値と
なる為、表示特性に与える影響は無視できる。
なお、スキャンバスラインを二重配線構成とした場合を
示すものであるが、一重配線構成とすることもできるも
のであり、例えば高抵抗配線14aの部分のみを、SnO2等
の高抵抗金属膜で形成することもできる。
示すものであるが、一重配線構成とすることもできるも
のであり、例えば高抵抗配線14aの部分のみを、SnO2等
の高抵抗金属膜で形成することもできる。
以上説明したように、本発明は、対向マトリクス方式の
アクティブマトリクス型表示装置に於いて、TFT等のス
イッチング素子２の被制御電極５とスキャンバスライン
１との間を、高抵抗配線８により接続したものであり、
絶縁不良のスイッチング素子２があっても、そのスイッ
チング素子２に対応した１画素のみが不良とあるが、ラ
イン状の表示欠陥となることを防止できる。更に高抵抗
配線８を厚さ500Å程度にすることにより、その一部を
ドレイン電極Ｄ等の被制御電極５とし、その上にシリコ
ン窒化物（SiNx）層等のゲート絶縁膜を形成した時に、
段差が小さくなるから、被覆性が良くなり、TFTのゲー
トとソース・ドレインとの重なり部の絶縁耐圧が高くな
り、ピンホールによる短絡発生を抑制できる利点があ
る。従って、製造歩留りを著しく向上することができ
る。又下地として用いる電極材料として、TaやMo,Cr,Ni
等の比較的高抵抗の金属材料を用いることも可能であ
り、下地電極材料の選択の幅が拡大する為、更に製造歩
留りの向上を図ることができる。
アクティブマトリクス型表示装置に於いて、TFT等のス
イッチング素子２の被制御電極５とスキャンバスライン
１との間を、高抵抗配線８により接続したものであり、
絶縁不良のスイッチング素子２があっても、そのスイッ
チング素子２に対応した１画素のみが不良とあるが、ラ
イン状の表示欠陥となることを防止できる。更に高抵抗
配線８を厚さ500Å程度にすることにより、その一部を
ドレイン電極Ｄ等の被制御電極５とし、その上にシリコ
ン窒化物（SiNx）層等のゲート絶縁膜を形成した時に、
段差が小さくなるから、被覆性が良くなり、TFTのゲー
トとソース・ドレインとの重なり部の絶縁耐圧が高くな
り、ピンホールによる短絡発生を抑制できる利点があ
る。従って、製造歩留りを著しく向上することができ
る。又下地として用いる電極材料として、TaやMo,Cr,Ni
等の比較的高抵抗の金属材料を用いることも可能であ
り、下地電極材料の選択の幅が拡大する為、更に製造歩
留りの向上を図ることができる。
第１図は本発明の原理説明図、第２図は本発明の実施例
の説明図、第３図は第２図のＡ−Ａ′線に沿った断面
図、第４図は第２図のＢ−Ｂ′線に沿った断面図、第５
図は第２図のＣ−Ｃ′線に沿った断面図、第６図は従来
例のパネルの等価回路、第７図は先に提案されたパネル
の等価回路、第８図は先に提案された他のパネルの等価
回路、第９図は第８図のパネルの分解斜視図である。 １はスキャンバスライン、２はスイッチング素子、３は
制御電極、4,5は被制御電極、６は表示電極、７はデー
タバスライン、８は高抵抗配線である。
の説明図、第３図は第２図のＡ−Ａ′線に沿った断面
図、第４図は第２図のＢ−Ｂ′線に沿った断面図、第５
図は第２図のＣ−Ｃ′線に沿った断面図、第６図は従来
例のパネルの等価回路、第７図は先に提案されたパネル
の等価回路、第８図は先に提案された他のパネルの等価
回路、第９図は第８図のパネルの分解斜視図である。 １はスキャンバスライン、２はスイッチング素子、３は
制御電極、4,5は被制御電極、６は表示電極、７はデー
タバスライン、８は高抵抗配線である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高原 和博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭61−250696（ＪＰ，Ａ) 特開 昭61−235815（ＪＰ，Ａ)
Claims (1)
- 【請求項１】対向配置した一方のガラス基板上に、スキ
ャンバスライン（１）と、スイッチング素子（２）と、
表示素子の表示電極（６）とを形成し、 前記スイッチング素子（２）の制御電極（３）を前記ス
キャンバスライン（１）に接続し、該スイッチング素子
（２）の一方の被制御電極（４）を前記表示電極（６）
に、他方の被制御電極（５）を隣接ラインのスキャンバ
スライン（１）に接続し、 他方のガラス基板上に、前記表示電極（６）と対向する
データバスライン（７）を形成し、 前記一方と他方とのガラス基板間に表示媒体を挟持した
アクティブマトリクス型表示装置に於いて、 前記スイッチング素子（２）の前記他方の被制御電極
（５）と前記スキャンバスライン（１）との間を、抵抗
値の高い配線（８）により接続した ことを特徴とするアクティブマトリクス型表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307750A JPH06100893B2 (ja) | 1986-12-25 | 1986-12-25 | アクテイブマトリクス型表示装置 |
| KR8709744A KR900004989B1 (en) | 1986-09-11 | 1987-09-03 | Active matrix type display and driving method |
| DE87113246T DE3788093T2 (de) | 1986-09-11 | 1987-09-10 | Anzeigevorrichtungen mit aktiver Matrix. |
| CA000546534A CA1296438C (en) | 1986-09-11 | 1987-09-10 | Active matrix display device and method for driving the same |
| EP87113246A EP0259875B1 (en) | 1986-09-11 | 1987-09-10 | Active matrix display devices |
| US07/095,268 US4818981A (en) | 1986-09-11 | 1987-09-11 | Active matrix display device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307750A JPH06100893B2 (ja) | 1986-12-25 | 1986-12-25 | アクテイブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161494A JPS63161494A (ja) | 1988-07-05 |
| JPH06100893B2 true JPH06100893B2 (ja) | 1994-12-12 |
Family
ID=17972819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307750A Expired - Fee Related JPH06100893B2 (ja) | 1986-09-11 | 1986-12-25 | アクテイブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100893B2 (ja) |
-
1986
- 1986-12-25 JP JP61307750A patent/JPH06100893B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63161494A (ja) | 1988-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| US20050190312A1 (en) | [pixel structure and manufacturing method thereof] | |
| JP2827570B2 (ja) | 液晶ディスプレイ | |
| JPH02285326A (ja) | アクティブマトリックス型液晶表示素子 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JPH06102537A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| US20070146563A1 (en) | Liquid crystal display and method of manufacturing thereof | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP2003280016A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06230414A (ja) | 液晶表示素子 | |
| JPH08211406A (ja) | アクティブマトリクス表示素子 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JPH06100893B2 (ja) | アクテイブマトリクス型表示装置 | |
| JP3405988B2 (ja) | 埋込み接地面を利用する活性マトリックス表示装置 | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JPH0155460B2 (ja) | ||
| JP2881030B2 (ja) | 液晶表示装置 | |
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08166599A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |