JPS6316641A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6316641A
JPS6316641A JP15970986A JP15970986A JPS6316641A JP S6316641 A JPS6316641 A JP S6316641A JP 15970986 A JP15970986 A JP 15970986A JP 15970986 A JP15970986 A JP 15970986A JP S6316641 A JPS6316641 A JP S6316641A
Authority
JP
Japan
Prior art keywords
tungsten
wiring layer
film
layer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15970986A
Other languages
English (en)
Inventor
Hiroaki Otsuki
大槻 博明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15970986A priority Critical patent/JPS6316641A/ja
Publication of JPS6316641A publication Critical patent/JPS6316641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に係り、特に、アル
ミニウム膜又はアルミニウムを成分として含む合金膜に
よって形成される配線層を備えた半導体装置の製造方法
に関するものである。
〔従来の技術〕
近年、半導体装置の高集積度化が進み、とりわけ、大規
模集積回路では、その集積度を高めるために配線パター
ンの微細化や配線の多層化が図られている。
このような半導体装置の配線層には、一般にアルミニウ
ムやアルミニウムを含む合金が用いられており、これら
のアルミニウム膜又はアルミニウムを含む合金膜によっ
て形成された配線層(以下、A1系配線層と称する)に
はヒロックと呼ばれる突起が生じる。このヒロックは、
層間絶縁層にクラックを発生させ、配線層の腐食や配線
層間での電気的短絡の原因となる。
そこで、従来から、A1系配線層のヒロック抑止策がい
くつか提案されている。その一つがアルミニウム膜やア
ルミニウムを含む合金膜の表面に、モリブデン、チタン
、タンタル等の高融点金属又はそれらのケイ化物の薄膜
を被膜して2層構成にし、その後パターン加工して配線
層を形成する方法である(昭和58年度電子通信学会総
合全国大会講演論文集、590 rMo /AI複合構
成による微細多層配線j、2−327頁)。第2図は、
その構成を示す断面図で、二酸化ケイ素やリンガラス(
PSG)等の絶縁膜1上に堆積された膜厚的600nm
のアルミニウムーシリコン合金層2上に更に膜厚的50
nmのタングステン層6を積層させ、その後、通常のフ
ォトリソグラフィにより配線パターンを形成し、更に、
400乃至500℃で熱処理を行なって半導体装置を構
成するものである。この方法によると、パターン加工し
た後のA1系配線層2の上面には、高融点金属層6が積
層しているので、該上面についてはヒロックの発生が防
止できる。
しかしながら、上記技術によっても、パターン加工した
後の配線層2の側面では、アルミニウム膜やアルミニウ
ムを含む合金膜が露出したま)の状態となっている。そ
の結果、第3図に示すごとく該配線層2の側面にはヒロ
ック7が発生し、最悪の場合には、隣接する配線層間で
短絡を生じることもめる。
配線層の側面のヒロックを防止する方法として、第4図
に示す如く、先づ、アルミニウム膜やアルミニウムを含
む合金膜を所定の形状にパターン加工して配線層2を形
成したのち、選択気相成長法によって該配線層2の上面
と側面との露出表面にのみ選択的に高融点金属層6を形
成することが提案されている(特開昭60−43858
号公報)。
この方法によれば、配線層2の側面も高融点金属で被覆
されるので側面からのヒロックの発生も抑止でき、隣接
する配線層間での短絡も防止できる。
〔発明が解決しようとする問題点〕
しかしながら、かかる選択的気相成長法は、通常のスパ
ッタリング法や蒸着法などの慣用された技術と異なり、
未だ特殊なものである。特に、選択的気相成長法で、タ
ングステン膜を配線層表面にのみ形成するためには、限
定された温度条件を必要とするなど、未だ解決すべき課
題も多く、量産工程に適した実用的な方法にはなってい
ない。
そのため、量産工程にも容易に適用し得る確立された技
術によって、ヒロックの発生を効果的に抑止できる、他
の製造方法の出現が望まれていた。
この発明は、上記の従来技術が有していた問題点を解決
し、半導体装置の製造方法として量産工程にも容易に適
用し得る、確立された技術によって実施でき、効果的に
ヒロックの発生を防止することのできる、半導体装置の
製造方法を提供することを目的とする。
〔問題を解決するための手段〕
本発明は、上記の目的を達成するために、半導体装置の
製造方法において、アルミニウム膜又はアルミニウム合
金で配線層を形成する第1の工程と、該配線層の上面お
よび側面を含む露出表面にタングステンを堆積させて被
覆膜を形成する第2の工程と、前記配線層のアルミニウ
ムと前記被覆膜のタングステンとを反応させて前記配線
層と前記被覆面の境界部分に反応層を生成させ、前記タ
ングステンを酸化させる第3の工程とを備えたものであ
る。
(作用) 本発明の構成によれば、第1の工程によって所定のパタ
ーンに配線層が形成される。第2の工程では、タングス
テンの被覆膜が形成される。このとき、本発明によれば
、該タングステンの被覆膜は、配線層の上面及び側面だ
けでなく、それ以外の露出表面部分にも堆積させてよい
。即ち、従来技術のごとく選択的気相成長法による必要
がない。
従って、該タングステン膜の堆積には、量産工程に容易
に適用できる、確立された技術、例えば蒸着ヤスバッタ
リングを用いることができる。第3の工程では反応層が
生成され、またタングステンの酸化が行なわれる。この
反応層は、配線層のヒロックの発生を防止する。一方、
タングステンの被覆膜は酸化されると絶縁膜となり、取
除かなくても、配線層間の短絡は避けられる。
〔実施例〕
以下、第1図を参照して本発明の一実施例に係る製造工
程を説明する。なお、図面の説明において同一要素には
同一符号を付している。
第1図(a)乃至(C)は、一実施例の製造方法の各工
程における状態を示す半導体装置の断面図である。まず
、基板上に形成されたPGSなどの絶縁膜1には、例え
ば厚さ約600nmのアルミニウムーシリコン合金層が
積層して設けられ、その後、通常のフォトリソグラフィ
によって配線パターンが形成されて、配線層2を得る(
第1図(a))。
次に、半導体装置の製造方法として・開用されているス
パッタリング法あるいは蒸着法によって、配線層2の上
面および側面の露出表面を含む表面に非選択的に例えば
全面に、膜厚的50nmのタングステンの被覆膜3が堆
積される。
これによって、タングステン膜3は、フォトリソグラフ
ィによって残されたアルミニウムーシリコン合金膜の配
線層2の上面及び側面を覆って堆積するとともに、フォ
トリソグラフィによってアルミニウムーシリコン合金膜
が除去されて露出した絶縁膜1の表面にも堆積する(第
1図(b))。
その後、酵素雰囲気中で、アルミニウムの融点(約65
9°C)以下の温度での熱処理を行う。この工程は、第
1に、配線層2上に堆積したタングステンと配線層2の
合金の成分であるアルミニウムとを反応させて、配線層
2にタングステンを侵入させ、タングステン−アルミニ
ウム合金(WA+ 12>のような物質を有する反応層
4を生成させるものであり、それと同時に第2に、フォ
トリソグラフィによって露出した絶縁膜1上にも及んで
表面全面に堆積したタングステン膜3を完全に酸化させ
、酸化タングステン(WO2)のような酸化絶縁膜5を
生成させる(第1図(C))。
その後、上記工程を施された半導体装置は、更に通常の
製造工程であるシンターと呼ばれる400乃至500℃
の熱処理や、配線層上への保薄絶縁膜堆積処理が施こさ
れる。
上記実施例の工程によれば、配線層2の露出表面上への
タングステン膜3の堆積工程において、従来技術のよう
な特別な選択性を課されることなく、フォトリソグラフ
ィによって露出した絶縁膜上を含めた表面全面にタング
ステン膜を堆積させてよい。故に、量産工程に容易に適
用できる、確立された技術であるスパッタリング法や蒸
着法などの非選択的成膜法を用いてタングステン膜を生
成させることができる。
タングステン膜を積層した後に施こされる酸素雰囲気で
の熱処理は、上記のように、タングステンとアルミニウ
ムとの反応層をタングステン膜と配線層との境界に生成
させる。この反応層は配線層を覆って、配線層にヒロッ
クを発生させないよう抑止する作用をなす。なお、この
アルミニウムとタングステンとの反応は、アルミニウム
の融点以下の低い温度でも、アルミニウムの粒子の界面
に沿ってタングステンが侵入することによって、アルミ
ニウムの表面で生じるものでおる。更に、酸素雰囲気下
で施こされる上記熱処理は、上記の如く、反応層を生成
させる作用をなすのみならず、高融点金属であるタング
ステンを酸化して絶縁物に変質させる作用をなす。これ
は、酸素雰囲気中では、タングステン膜3が、アルミニ
ウムの融点以下の比較的低い温度で容易に酸化される性
質をもっていることに着目して実施されるもので、タン
グステン膜3の膜厚が約30乃至1100nであるとき
にも、−例として、酸素雰囲気下で450乃至500℃
の熱処理を約30分間行うことによって、タングステン
膜を完全に酸化絶縁膜に変質させる。この熱処理の温度
が高過ぎると、熱処理中にヒロックが発生するおそれが
ある。一方、温度は350°程度まで下げてもよいが、
あまり低いと酸化に要する時間が長くなり非実用的とな
る。なお、タングステン膜の酸化は、酸化絶縁膜の膜厚
が酸素雰囲気下での熱処理時間の1/2乗にはず比例し
て成長することで進行するものである。
以上の実施例によれば、タングステン膜を被覆した後に
行われる酸素雰囲気中での熱処理は、ヒロックの発生を
抑止するアルミニウムとタングステンとの反応層を生成
するとともに、同時に、パターン加工によって露出した
配線箱表面を含む全面に被覆したタングステン膜を酸化
し、不要なタングステンを絶縁物に変質させ、配線層間
を絶縁する作用をなす。
そして、上記実施例では、これらの処理を一度の熱処理
によって行うので、半導体装置の製造方法を簡便にし、
プロセス時間を短縮できる効果を奏するものである。
なお、以上の実施例の説明では、アルミニウムとタング
ステンとの反応層の生成処理と、不要なタングステンの
酸化絶縁処理とを、一度の熱処理によって行う例につい
て説明したが、これらの処理は別個のプロセスとして行
うこともできる。
この場合には、タングステンの酸化処理に先立って、先
づ、配線層材料の融点以下の温度で、窟素や水素又はア
ルゴン等の非酸化性おるいは不活性ガス、あるいはこれ
らの混合ガス雰囲気中での熱処理を行い、タングステン
膜とA1系配線層との境界に反応層を形成させる。そし
て、その後に酸化する。例えば酸化性雰囲気中で、再度
の熱処理を行い、不要な残在タングステンを酸化する。
これにより、絶縁物に変えることができる。
なお、上記実施例の説明では、配線層を、アルミニウム
ーシリコン合金膜で形成するとして説明したが、アルミ
ニウム膜でおってもよく、また、伯のアルミニウムを成
分として含む合金の膜であってもよい。
また、タングステンを酸化して生成する酸化絶縁膜は、
次工程に先立って例えばエツチングにより除去してしま
うことができる。
(発明の効果〕 以上の如く本発明では、配線層の上面および側面を含む
露出表面にタングステン膜を堆積させ、その後、タング
ステンとアルミニウムとの反応層を生成させるので、配
線層のヒロック発生を完全に抑止することができる。更
に、堆積したタングステン膜は、酸化されて酸化絶縁膜
に変わるので、配線層間の絶縁を充分に維持することが
できる。
タングステン膜の形成においては、選択的に堆積させる
必要がないので、半導体装置の量産工程に容易に適用で
きる、確立された技術を利用することができ、容易に、
信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
第1図(a)〜(C)は本発明の一実施例の工程を示す
断面図、第2図乃至第4図は従来の製造方法による半導
体装置の構造を示す断面図でおる。 1・・・絶縁膜、2・・・配線層、3・・・タングステ
ン膜、4・・・反応層、5・・・酸化絶縁膜。 特許出願人  沖電気工業株式会社 (C) 本命Bバー爽施珊11の聚逍カタ去 茶 1 図 従−東のヒロ・ツク防止シム 早2図 側面にイし生したヒロック 茶3 副 慢來0ヒロyり整止漁 羊4 図

Claims (1)

  1. 【特許請求の範囲】 1、アルミニウムまたはアルミニウムを含む合金の膜で
    配線層を形成する工程と、 該配線層の上面および側面を含む露出表面にタングステ
    ンを堆積させ被覆膜を形成する工程と、前記配線層のア
    ルミニウムと前記被覆膜のタングステンとを反応させて
    前記配線層と前記被覆膜の境界部分に反応層を生成させ
    、前記タングステンを酸化させる工程と を備えた半導体装置の製造方法。 2、酸化雰囲気中で、前記配線層を構成するアルミニウ
    ムまたは合金の融点以下の温度で熱処理することにより
    、前記反応層を生成させるとともに、前記タングステン
    を酸化させることを特徴とする特許請求の範囲第1項の
    半導体装置の製造方法。 3、前記熱処理を450℃〜500℃の範囲内の温度で
    行なうことを特徴とする特許請求の範囲第2項の半導体
    装置の製造方法。 4、前記被覆膜を前記配線層の上面および側面のみなら
    ず、他の露出表面部分にも非選択的に形成することを特
    徴とする特許請求の範囲第1項の半導体装置の製造方法
    。 5、前記被覆膜を、スパッタリングまたは蒸着によって
    形成することを特徴とする特許請求の範囲第1項記載の
    半導体装置の製造方法。
JP15970986A 1986-07-09 1986-07-09 半導体装置の製造方法 Pending JPS6316641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15970986A JPS6316641A (ja) 1986-07-09 1986-07-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15970986A JPS6316641A (ja) 1986-07-09 1986-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6316641A true JPS6316641A (ja) 1988-01-23

Family

ID=15699577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15970986A Pending JPS6316641A (ja) 1986-07-09 1986-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6316641A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975793A (en) * 1987-02-26 1990-12-04 Mitsubishi Denki Kabushiki Kaisha Tape loading mechanism for causing a length of tape to travel along a rotary head drum
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975793A (en) * 1987-02-26 1990-12-04 Mitsubishi Denki Kabushiki Kaisha Tape loading mechanism for causing a length of tape to travel along a rotary head drum
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device

Similar Documents

Publication Publication Date Title
JPH08306694A (ja) 半導体の配線構造およびその製造方法
JPH0219974B2 (ja)
US5266519A (en) Method for forming a metal conductor in semiconductor device
CN1057868C (zh) 形成半导体器件金属互连的方法
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
JPH11297964A (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JPS6190445A (ja) 半導体装置
JPS6316641A (ja) 半導体装置の製造方法
JPS5910271A (ja) 半導体装置
JPS5910064B2 (ja) 多層配線構造の製造方法
JPH04127454A (ja) 半導体装置
JPH04196122A (ja) 半導体装置の製造方法
JP2890681B2 (ja) 多層配線構造の半導体装置製造方法
JP2918914B2 (ja) 半導体装置及びその製造方法
JPH05129227A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH0637037A (ja) メタルプラグの形成方法
JPH05129223A (ja) 半導体装置の製造方法
JPH05308057A (ja) 半導体装置の製造方法
JP2000235978A (ja) 半導体装置の製造方法
JPS63308315A (ja) 半導体装置の製造方法
JPH01200651A (ja) 半導体装置の製造方法
JPH0738390B2 (ja) 半導体装置の製造方法
JPH0235753A (ja) 半導体装置の製造方法
JPH10144686A (ja) 半導体装置