JPS63169057A - 半導体材料へのドーピングによる電気抵抗の形成方法 - Google Patents
半導体材料へのドーピングによる電気抵抗の形成方法Info
- Publication number
- JPS63169057A JPS63169057A JP61315904A JP31590486A JPS63169057A JP S63169057 A JPS63169057 A JP S63169057A JP 61315904 A JP61315904 A JP 61315904A JP 31590486 A JP31590486 A JP 31590486A JP S63169057 A JPS63169057 A JP S63169057A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- semiconductor material
- region
- resistance
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/025—Manufacture or treatment of resistors having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/43—Resistors having PN junctions
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体材料へのドーピングによる電気抵抗形
成方法及びその方法によって製造される通常チップと呼
ばれる集積回路に関する。本発明は、また、集積回路の
基板を構成する単結晶材料及び集積回路の構成素子の相
互接続網に一般に含まれる多結晶半導体材料に関する。
成方法及びその方法によって製造される通常チップと呼
ばれる集積回路に関する。本発明は、また、集積回路の
基板を構成する単結晶材料及び集積回路の構成素子の相
互接続網に一般に含まれる多結晶半導体材料に関する。
単結晶半導体材料(通常はシリコン)の所定の領域への
ドーピングによる電気抵抗の形成法は、その材料が使用
する際にドープされているかドープされていないかによ
って相違する。
ドーピングによる電気抵抗の形成法は、その材料が使用
する際にドープされているかドープされていないかによ
って相違する。
ドープされていない単結晶材料は、基板を構成し、それ
を用いて集積回路が形成される。基板の所定の領域に抵
抗を形成するには、電気的に活性なイオンのドーピング
を行う。これらの活性イオンは、基板がN形の導体とな
るがもしくはP形の導体となるかを決定する。シリコン
に対して活性イオンであるのは、例えば、ヒ素、燐もし
くは硼素である。抵抗値は、活性イオンがドープされた
抵抗領域の活性イオンの濃度(密度)によって変化する
。しかし、活性イオン濃度と抵抗値の間の関係は複雑な
曲線で表わされるので、そのことだけでも抵抗値を望ま
しい値に調節することが困難である。
を用いて集積回路が形成される。基板の所定の領域に抵
抗を形成するには、電気的に活性なイオンのドーピング
を行う。これらの活性イオンは、基板がN形の導体とな
るがもしくはP形の導体となるかを決定する。シリコン
に対して活性イオンであるのは、例えば、ヒ素、燐もし
くは硼素である。抵抗値は、活性イオンがドープされた
抵抗領域の活性イオンの濃度(密度)によって変化する
。しかし、活性イオン濃度と抵抗値の間の関係は複雑な
曲線で表わされるので、そのことだけでも抵抗値を望ま
しい値に調節することが困難である。
また、基板は、常に抵抗の形成の後に少なくとも一回は
アニールされる。アニールによって活性イオンは抵抗領
域から異方的にその領域の周辺部へと拡散することが実
験によって分かっている。
アニールされる。アニールによって活性イオンは抵抗領
域から異方的にその領域の周辺部へと拡散することが実
験によって分かっている。
イオンの密度、従って抵抗値は、変化を受ける。
その変化の幅は、特にアニールの温度、イオンの最初の
密度及び抵抗領域の周辺部のイオン密度勾配によって決
まる。抵抗領域の周辺部分はドープされていないので、
勾配は常に大きい。さらに、想定される多数のパラメー
タ、極めて変化に富む各パラメータ自身の効果及び複雑
なパラメータ相互の影響を考慮すると、抵抗値は意味の
ある誤差範囲で望ましい値に調節することができない。
密度及び抵抗領域の周辺部のイオン密度勾配によって決
まる。抵抗領域の周辺部分はドープされていないので、
勾配は常に大きい。さらに、想定される多数のパラメー
タ、極めて変化に富む各パラメータ自身の効果及び複雑
なパラメータ相互の影響を考慮すると、抵抗値は意味の
ある誤差範囲で望ましい値に調節することができない。
その上、拡散は最初にドープされた領域の表面積を著し
く大きくし、従って基板の構成素子の高集積化を妨げる
。その結果、実際にこの抵抗形成方法を用いても抵抗値
を制御することができない。従って、抵抗の最大値或は
最小値のみが決められている場合にしかこの方法は実施
できない。
く大きくし、従って基板の構成素子の高集積化を妨げる
。その結果、実際にこの抵抗形成方法を用いても抵抗値
を制御することができない。従って、抵抗の最大値或は
最小値のみが決められている場合にしかこの方法は実施
できない。
集積回路用の単結晶基板の抵抗は、通常、既にドープさ
れた区域に形成された抵抗領域である。
れた区域に形成された抵抗領域である。
最初にドープされた区域の抵抗率が比較的小さいことを
考えると、この区域での抵抗領域の形成には、形成後の
抵抗値がドープされた区域の抵抗値より小さいか大きい
かに応じて相違する方法を採用゛する。
考えると、この区域での抵抗領域の形成には、形成後の
抵抗値がドープされた区域の抵抗値より小さいか大きい
かに応じて相違する方法を採用゛する。
より小さい抵抗値を得るためには、抵抗領域を強くドー
プする。しかしながら、このような抵抗は電気回路に挿
入するためには2つの接点の間に広がっていなければな
らない。この場合、初期ドープ区域の抵抗は抵抗領域に
固有な抵抗に平行に置かれる。従って、抵抗領域の実際
の抵抗は、この抵抗領域の固有抵抗と基板内の隣接する
区域の抵抗との関係に応じて、この抵抗領域の固有抵抗
とは異なる。基板の抵抗の影響を減少させるには、抵抗
領域に基板の抵抗よりも小さな抵抗を取り付ける。しか
しながら、このような抵抗領域ではドーパントが高濃度
である必要があるため、この抵抗領域の周辺部の密度勾
配が大きいことと相まって、最初にドープされた領域の
周辺の区域へのイオン拡散が促進される。この拡散があ
ることで、この方法をどうしても制御することができな
いが、低い抵抗値を正確に調節するためにはこの制御が
必要である。この問題のみの解決策は、抵抗領域と初期
ドープ区域のイオンの伝導性の型を変えて、P−N接合
によってイオンを孤立させることである。しかしながら
、P−N接合を設けると相互の間に電圧値を印加する必
要があるうえ、イオンの伝導性を変えてもその拡散を防
ぐことはできない。
プする。しかしながら、このような抵抗は電気回路に挿
入するためには2つの接点の間に広がっていなければな
らない。この場合、初期ドープ区域の抵抗は抵抗領域に
固有な抵抗に平行に置かれる。従って、抵抗領域の実際
の抵抗は、この抵抗領域の固有抵抗と基板内の隣接する
区域の抵抗との関係に応じて、この抵抗領域の固有抵抗
とは異なる。基板の抵抗の影響を減少させるには、抵抗
領域に基板の抵抗よりも小さな抵抗を取り付ける。しか
しながら、このような抵抗領域ではドーパントが高濃度
である必要があるため、この抵抗領域の周辺部の密度勾
配が大きいことと相まって、最初にドープされた領域の
周辺の区域へのイオン拡散が促進される。この拡散があ
ることで、この方法をどうしても制御することができな
いが、低い抵抗値を正確に調節するためにはこの制御が
必要である。この問題のみの解決策は、抵抗領域と初期
ドープ区域のイオンの伝導性の型を変えて、P−N接合
によってイオンを孤立させることである。しかしながら
、P−N接合を設けると相互の間に電圧値を印加する必
要があるうえ、イオンの伝導性を変えてもその拡散を防
ぐことはできない。
最初にドープされた区域でのより高い抵抗領域の形成法
は、アメリカ合衆国特許第4132008号に記載され
ている。抵抗領域は初期ドープ区域の表面に設けられ、
集積回路の相互接続網を形成する導体と直接接触する。
は、アメリカ合衆国特許第4132008号に記載され
ている。抵抗領域は初期ドープ区域の表面に設けられ、
集積回路の相互接続網を形成する導体と直接接触する。
この方法では、抵抗領域は、導体及び導体区域と直列に
配置される。従って、この方法では、単結晶中に強くド
ープされた領域が必要である。例えば、記載された実施
例では電界効果トランジスタのドレイン領域等である。
配置される。従って、この方法では、単結晶中に強くド
ープされた領域が必要である。例えば、記載された実施
例では電界効果トランジスタのドレイン領域等である。
しかし、この方法の利点は、導体との接点を1つしか有
さず、従ってこの接点のまわりの抵抗領域の表面積を小
さくできることである。
さず、従ってこの接点のまわりの抵抗領域の表面積を小
さくできることである。
トランジスタのドレイン領域内の抵抗領域の抵抗を増大
させるには、この抵抗領域に不活性なドーパントを注入
することが好ましい。例えば、シリコンの場合、金、銀
、亜鉛及び銅である。しかしながら、実際にはこれらの
不活性イオンは、アニールの際活性イオンと同様に拡散
する。また、初期ドープ区域の抵抗よりも抵抗領域の抵
抗を著しく大きくするには、抵抗領域に多量の不活性イ
オンを注入する必要がある。従って、抵抗領域の周辺の
密度勾配がもっとも大きくなる。1例として、拡散係数
りが10−” cLII/秒の金イオンでシリコン領域
をドープし、約1000℃で30分間通常のアニールを
行う。この実験によると、金イオンは平均距離的4μm
に亘って拡散することがわかる。
させるには、この抵抗領域に不活性なドーパントを注入
することが好ましい。例えば、シリコンの場合、金、銀
、亜鉛及び銅である。しかしながら、実際にはこれらの
不活性イオンは、アニールの際活性イオンと同様に拡散
する。また、初期ドープ区域の抵抗よりも抵抗領域の抵
抗を著しく大きくするには、抵抗領域に多量の不活性イ
オンを注入する必要がある。従って、抵抗領域の周辺の
密度勾配がもっとも大きくなる。1例として、拡散係数
りが10−” cLII/秒の金イオンでシリコン領域
をドープし、約1000℃で30分間通常のアニールを
行う。この実験によると、金イオンは平均距離的4μm
に亘って拡散することがわかる。
従って、ここでもドープされていない基板での抵抗領域
の形成法について前述した欠点と同様の欠点がある。1
つに、このような拡散があると、抵抗領域の抵抗を有効
且つ信頼できるように調節できない。また、拡散によっ
て最初の抵抗領域の寸法がかなり増大し、従って基板の
構成素子の高集積化が妨げられる。さらに、抵抗領域か
ら出て隣接する層に拡散した不活性イオンは、基板の機
能的に活性な部分を汚染する恐れがある。活性部分とは
、例えば前述のアメリカ合衆国特許に記載の場合のよう
にドレインに抵抗領域を含む電界効果トランジスタのゲ
ート酸化膜の下に配置された部分等である。この場合、
汚染はトランジスタの特性に大変有害であると考えられ
ている。
の形成法について前述した欠点と同様の欠点がある。1
つに、このような拡散があると、抵抗領域の抵抗を有効
且つ信頼できるように調節できない。また、拡散によっ
て最初の抵抗領域の寸法がかなり増大し、従って基板の
構成素子の高集積化が妨げられる。さらに、抵抗領域か
ら出て隣接する層に拡散した不活性イオンは、基板の機
能的に活性な部分を汚染する恐れがある。活性部分とは
、例えば前述のアメリカ合衆国特許に記載の場合のよう
にドレインに抵抗領域を含む電界効果トランジスタのゲ
ート酸化膜の下に配置された部分等である。この場合、
汚染はトランジスタの特性に大変有害であると考えられ
ている。
恐らく前述の不活性イオン打込みによる抵抗形成の際の
問題点を考慮した結果であろうが、先のアメリカ合衆国
特許は抵抗領域に結晶格子の欠陥を形成して抵抗を増大
させることを提案している。
問題点を考慮した結果であろうが、先のアメリカ合衆国
特許は抵抗領域に結晶格子の欠陥を形成して抵抗を増大
させることを提案している。
残念ながら、実験によると最初にあった欠陥の極めて僅
かな部分しかアニール後に残らないことがわかっている
。また、この特許は記載の方法によって生じる抵抗値を
例として示していないことを注意しておく。
かな部分しかアニール後に残らないことがわかっている
。また、この特許は記載の方法によって生じる抵抗値を
例として示していないことを注意しておく。
集積回路用の単結晶基板に抵抗領域を形成する際にあら
ゆる問題点にぶつかるため、集積回路が多結晶半導体材
料(通常はシリコン)で形成された導体層を含むとき抵
抗領域は通常集積回路の構成素子の相互接続用多層配線
網に組み込まれる。
ゆる問題点にぶつかるため、集積回路が多結晶半導体材
料(通常はシリコン)で形成された導体層を含むとき抵
抗領域は通常集積回路の構成素子の相互接続用多層配線
網に組み込まれる。
例えば、ゲートが多結晶半導体材料で形成されているM
O3電界効果トランジスタを含む集積回路に通常そのよ
うな配線網が備えられている。集積回路の構成素子の第
1層目の内部接続網を形成するためにこのゲートの製造
段階を利用する。この第1層目の内部接続網の形成操作
は、多結晶半導体材料を均一な厚さの層に堆積させ、こ
の層をエツチングして相互接続される素子を形成し、多
量の活性イオン打込みを行い相互接続される素子を導体
にすることからなる。
O3電界効果トランジスタを含む集積回路に通常そのよ
うな配線網が備えられている。集積回路の構成素子の第
1層目の内部接続網を形成するためにこのゲートの製造
段階を利用する。この第1層目の内部接続網の形成操作
は、多結晶半導体材料を均一な厚さの層に堆積させ、こ
の層をエツチングして相互接続される素子を形成し、多
量の活性イオン打込みを行い相互接続される素子を導体
にすることからなる。
相互接続される多結晶素子における抵抗領域の形成は、
通常、例えば雑誌「日本IECE会報(TheTran
saction of the IECE of Ja
pan>、 E63巻4号(1980年4月)、26
7−274頁」に発表されたオーシネ(Ohzone)
達の論文に記載の従来の方法によって行われる。この従
来の方法によると、活性イオンの最初の打込みは微量で
、ドープされていない多結晶半導体材料全体に行われる
。ドーズ量は、このドープされていない半導体材料の抵
抗率が該半導体材料内に抵抗を形成するのに好ましい値
になるまで減少するよう計算しておく。次に、この抵抗
は、最初にドープされた半導体材料をマスクすることに
よって複数の領域に画成される。次に、第2回目のイオ
ン打込みを多量に実施し、この半導体材料のマスクされ
ていない部分の電気抵抗をかなり減少させる。この部分
が導体部分を構成する。イオンの打込みによって半導体
材料の構造が変化したので、この半導体材料をアニール
されて、最初の構造に戻す。
通常、例えば雑誌「日本IECE会報(TheTran
saction of the IECE of Ja
pan>、 E63巻4号(1980年4月)、26
7−274頁」に発表されたオーシネ(Ohzone)
達の論文に記載の従来の方法によって行われる。この従
来の方法によると、活性イオンの最初の打込みは微量で
、ドープされていない多結晶半導体材料全体に行われる
。ドーズ量は、このドープされていない半導体材料の抵
抗率が該半導体材料内に抵抗を形成するのに好ましい値
になるまで減少するよう計算しておく。次に、この抵抗
は、最初にドープされた半導体材料をマスクすることに
よって複数の領域に画成される。次に、第2回目のイオ
ン打込みを多量に実施し、この半導体材料のマスクされ
ていない部分の電気抵抗をかなり減少させる。この部分
が導体部分を構成する。イオンの打込みによって半導体
材料の構造が変化したので、この半導体材料をアニール
されて、最初の構造に戻す。
しかし、アニールによって多結晶材料中では単結晶材料
中のドーパントの拡散と類似したドーパントの異方性の
拡散も起こる。換言すれば、拡散は、ドーパントの密度
勾配、ドーパントの性質、アニールの温度等の半導体材
料の場合と同様のパラメータによる。拡散は、また、多
結晶材料の粒度にもよる。粒度によって、拡散は促進さ
れ、単結晶材料中での拡散よりも大きな拡散となる。従
って、抵抗領域には、隣接した導体部分に多量に存在す
るイオンが侵入する結果、面積の小さな領域は導体とな
り、その抵抗としての役割をなくすとともに、面積の大
きな領域の場合はその中央部分にしか望ましい抵抗を有
さないことになる。このように、拡散は、多結晶材料中
の抵抗の高密度集積化を妨げる。現在の所、望ましい抵
抗領域は、−辺が約2μmの正方形であるが、従来の技
術では得ることができない。また、拡散に関する多数の
パラメータ、それぞれのパラメータの複雑な機能に応じ
た固有の効果、及び複雑なパラメータ相互の影響を考慮
すると、この方法を制御して、抵抗領域の抵抗値を意味
のある許容誤差範囲で望ましい値に調節することができ
ない。例えば、実験によると、イオンのドーズ量が単に
10倍で変化するだけで多結晶シリコンの抵抗は104
乃至106倍変化することが分かっている。
中のドーパントの拡散と類似したドーパントの異方性の
拡散も起こる。換言すれば、拡散は、ドーパントの密度
勾配、ドーパントの性質、アニールの温度等の半導体材
料の場合と同様のパラメータによる。拡散は、また、多
結晶材料の粒度にもよる。粒度によって、拡散は促進さ
れ、単結晶材料中での拡散よりも大きな拡散となる。従
って、抵抗領域には、隣接した導体部分に多量に存在す
るイオンが侵入する結果、面積の小さな領域は導体とな
り、その抵抗としての役割をなくすとともに、面積の大
きな領域の場合はその中央部分にしか望ましい抵抗を有
さないことになる。このように、拡散は、多結晶材料中
の抵抗の高密度集積化を妨げる。現在の所、望ましい抵
抗領域は、−辺が約2μmの正方形であるが、従来の技
術では得ることができない。また、拡散に関する多数の
パラメータ、それぞれのパラメータの複雑な機能に応じ
た固有の効果、及び複雑なパラメータ相互の影響を考慮
すると、この方法を制御して、抵抗領域の抵抗値を意味
のある許容誤差範囲で望ましい値に調節することができ
ない。例えば、実験によると、イオンのドーズ量が単に
10倍で変化するだけで多結晶シリコンの抵抗は104
乃至106倍変化することが分かっている。
この方法によって得られた抵抗値は大きくばらついてい
るため、現在のところこの方法は約10メガオーム(1
09) もしくはそれ以上の値を持つ抵抗の形成にし
か適用できない。この抵抗値の範囲では、約10メガオ
ーム(106)程度の変化はほとんど問題とならない。
るため、現在のところこの方法は約10メガオーム(1
09) もしくはそれ以上の値を持つ抵抗の形成にし
か適用できない。この抵抗値の範囲では、約10メガオ
ーム(106)程度の変化はほとんど問題とならない。
また、このような数値は、ドープするイオンの量の関数
である抵抗率曲線の緩やかな勾配の1部分に対応する。
である抵抗率曲線の緩やかな勾配の1部分に対応する。
この従来の方法にり抵抗形成される集積回路は、特にM
O3型スタティックRAMである。
O3型スタティックRAMである。
前述のアメリカ合衆国特許第4432008号は、多結
晶材料の所定の領域における抵抗形成法について記載し
ている。この方法は、多結晶材料を活性イオンで均一に
ドープして、単結晶基板の場合に説明したのと同一の不
活性イオンを上記領域に打込むことからなる。しかしな
がら、前述と同様の理由で、提案されたドーパントは多
結晶材料においてはその粒構造のせいで単結晶材料の場
合よりもさらによく拡散することが実験によって分かっ
ている。従って、これらのドーパントを十分に制御して
、抵抗領域を望ましい抵抗値に有効に調節することはで
きない。また、多結晶材料内の欠陥形成と不活性イオン
打ち込みを組合わせることが提案されているが、この組
合せは大した効果がないことが実験によってわかってい
る。なぜなら、多結晶材料はアニールによって再びほぼ
最初と同じ粒径に戻るからである。従って、抵抗領域の
抵抗率の数値は、多結晶材料の抵抗率に極めて近い。
晶材料の所定の領域における抵抗形成法について記載し
ている。この方法は、多結晶材料を活性イオンで均一に
ドープして、単結晶基板の場合に説明したのと同一の不
活性イオンを上記領域に打込むことからなる。しかしな
がら、前述と同様の理由で、提案されたドーパントは多
結晶材料においてはその粒構造のせいで単結晶材料の場
合よりもさらによく拡散することが実験によって分かっ
ている。従って、これらのドーパントを十分に制御して
、抵抗領域を望ましい抵抗値に有効に調節することはで
きない。また、多結晶材料内の欠陥形成と不活性イオン
打ち込みを組合わせることが提案されているが、この組
合せは大した効果がないことが実験によってわかってい
る。なぜなら、多結晶材料はアニールによって再びほぼ
最初と同じ粒径に戻るからである。従って、抵抗領域の
抵抗率の数値は、多結晶材料の抵抗率に極めて近い。
有効な解決法が、本特許出願人によるヨーロッパ特許出
願第107556号に示されている。要約すると、多量
の活性イオンをドーピングし、多量の希ガスイオンを十
分なエネルギーで注入して望ましい抵抗値を持つ抵抗を
多結晶材料の所定の領域に形成するというものである。
願第107556号に示されている。要約すると、多量
の活性イオンをドーピングし、多量の希ガスイオンを十
分なエネルギーで注入して望ましい抵抗値を持つ抵抗を
多結晶材料の所定の領域に形成するというものである。
この方法によって、信頼度が高く且つ正確に約250オ
ーム乃至25キロオームの範囲の抵抗値であり極めて小
さな面積の抵抗を得ることが可能である。
ーム乃至25キロオームの範囲の抵抗値であり極めて小
さな面積の抵抗を得ることが可能である。
この発明は、また、抵抗領域と隣接する導体部分の間に
存在した電気的に活性なイオンの密度勾配を解消するた
めになされた。このイオン密度勾配を解消するには、多
結晶材料全体に多量の活性イオンを均一にドーピングす
る。この方法では、抵抗領域における希ガスの作用が前
記のアメリカ合衆国特許に記載された不活性イオンの作
用と同様であり、希ガス以外の不活性イオンよりも効果
が大きいのはイオン密度勾配を解消するために抵抗領域
に多量に導入された活性イオンとの優れた相乗作用によ
るものと考えられた。このイオン密度勾配解消において
は多量の活性イオンをドープするため、この抵抗形成方
法は小さな抵抗値を形成する場合にしか使えない。例え
ば、上記ヨーロッパ特許出願に記載の条件でアルゴンを
使用して行った実験によると、この方法は約250オー
ム乃至25キロオームの範囲で正確な値の抵抗を形成す
る場合しか使えない。換言すれば、従来の方法は極めて
大きな抵抗値の抵抗の形成にしか適用できないのに対し
て、改良されたこの方法は極めて小さな抵抗値の抵抗形
成にしか適用されず、中間の抵抗値の範囲をカバーする
ことができない。しかしながら、小さな面積で正確に中
間の抵抗値を有する抵抗を形成することが可能ならば、
ユーザーの要望に答える新しい型の集積回路が実現でき
る。
存在した電気的に活性なイオンの密度勾配を解消するた
めになされた。このイオン密度勾配を解消するには、多
結晶材料全体に多量の活性イオンを均一にドーピングす
る。この方法では、抵抗領域における希ガスの作用が前
記のアメリカ合衆国特許に記載された不活性イオンの作
用と同様であり、希ガス以外の不活性イオンよりも効果
が大きいのはイオン密度勾配を解消するために抵抗領域
に多量に導入された活性イオンとの優れた相乗作用によ
るものと考えられた。このイオン密度勾配解消において
は多量の活性イオンをドープするため、この抵抗形成方
法は小さな抵抗値を形成する場合にしか使えない。例え
ば、上記ヨーロッパ特許出願に記載の条件でアルゴンを
使用して行った実験によると、この方法は約250オー
ム乃至25キロオームの範囲で正確な値の抵抗を形成す
る場合しか使えない。換言すれば、従来の方法は極めて
大きな抵抗値の抵抗の形成にしか適用できないのに対し
て、改良されたこの方法は極めて小さな抵抗値の抵抗形
成にしか適用されず、中間の抵抗値の範囲をカバーする
ことができない。しかしながら、小さな面積で正確に中
間の抵抗値を有する抵抗を形成することが可能ならば、
ユーザーの要望に答える新しい型の集積回路が実現でき
る。
結局、ドープの有無にかかわらず単結晶もしくは多結晶
半導体材料の所定の領域に従来技術で抵抗形成するには
上記の一般的な問題がある。高濃度にドープされた多結
晶半導体材料に小さい抵抗値の抵抗を形成する場合だけ
が制御可能であった。
半導体材料の所定の領域に従来技術で抵抗形成するには
上記の一般的な問題がある。高濃度にドープされた多結
晶半導体材料に小さい抵抗値の抵抗を形成する場合だけ
が制御可能であった。
この問題の原因は、主としてアニールの際の、抵抗とな
るべきドーピングイオンの拡散である。拡散による不都
合な点は、主に、抵抗形成方法を制御して抵抗を小さな
許容誤差範囲で望ましい数値に調整することができない
ことと、大きな寸法の抵抗を用いざるを得ないため望ま
しい高集積化とは両立しないことである。場合によって
は、基板の機能的に重要な部分の抵抗用ドーピングイオ
ンによる汚染と汚染された構成素子の特性の変化が欠点
として加わる。
るべきドーピングイオンの拡散である。拡散による不都
合な点は、主に、抵抗形成方法を制御して抵抗を小さな
許容誤差範囲で望ましい数値に調整することができない
ことと、大きな寸法の抵抗を用いざるを得ないため望ま
しい高集積化とは両立しないことである。場合によって
は、基板の機能的に重要な部分の抵抗用ドーピングイオ
ンによる汚染と汚染された構成素子の特性の変化が欠点
として加わる。
本発明は、アニールの際の抵抗用ドーピングイオンの拡
散をかなり少なくさせるか排除することによってこの一
般的な問題を解決するものである。
散をかなり少なくさせるか排除することによってこの一
般的な問題を解決するものである。
その結果、本発明は、従来の方法の不都合な点をすべて
回避できる。
回避できる。
電気的に不活性なイオンの打込みによって半導体材料中
の所定の領域に抵抗を形成する本発明の方法は、その領
域の周辺部が電気的に活性なイオンの密度の勾配の中心
であり、不活性イオンは希ガスイオンであることを特徴
とする。
の所定の領域に抵抗を形成する本発明の方法は、その領
域の周辺部が電気的に活性なイオンの密度の勾配の中心
であり、不活性イオンは希ガスイオンであることを特徴
とする。
その結果、電気的に不活性なイオンを含有する抵抗領域
を有する半導体材料を備える本発明の集積回路は、その
抵抗領域の周辺部が電気的に活性なイオンの密度勾配の
中心であり、電気的に不活性なイオンは希ガスイオンで
あることを特徴とする。
を有する半導体材料を備える本発明の集積回路は、その
抵抗領域の周辺部が電気的に活性なイオンの密度勾配の
中心であり、電気的に不活性なイオンは希ガスイオンで
あることを特徴とする。
本発明は、添付図面を参照して行われる以下の実施例の
説明によってより明らかとなろう。
説明によってより明らかとなろう。
第1図に部分的に示した集積回路10では、単結晶半導
体材料からなる基板11は、ドープされていない区域1
2の表面に本発明に適した抵抗を構成する領域13を有
する。抵抗領域13は、丸印で示す例えばヒ素等の活性
イオン、及びX印で示す不活性イオンを含有する。従っ
て、抵抗領域13の周辺部は、活性イオンの密度勾配の
中心である。本発明によると、不活性イオンは、希ガス
イオンである。
体材料からなる基板11は、ドープされていない区域1
2の表面に本発明に適した抵抗を構成する領域13を有
する。抵抗領域13は、丸印で示す例えばヒ素等の活性
イオン、及びX印で示す不活性イオンを含有する。従っ
て、抵抗領域13の周辺部は、活性イオンの密度勾配の
中心である。本発明によると、不活性イオンは、希ガス
イオンである。
アルゴンは、その性質と低価格である点から好ましい。
活性イオンの存在によって半導体材料の抵抗が減少し、
不活性イオンの存在によって半導体材料の抵抗が増大す
ることがわかっているので、活性イオンを必要量より多
い量ドープしてその活性イオン自体に望ましい抵抗値を
与える。抵抗値は、希ガスイオン打ち込みによって調節
するが、特にこれらの希ガスイオンの密度と打込みエネ
ルギーに応じて変化する。一般的には、希ガスの打込み
の時期は活性イオンの打込みの時期と無関係である。換
言すれば、希ガスの打込みは、活性イオンのドーピング
の前でも同時でも後でも、アニールをその両打ち込み操
作の後に行うのであればかまわない。また、活性イオン
のドーピングは、拡散もしくはイオン打込みによって行
うことができる。
不活性イオンの存在によって半導体材料の抵抗が増大す
ることがわかっているので、活性イオンを必要量より多
い量ドープしてその活性イオン自体に望ましい抵抗値を
与える。抵抗値は、希ガスイオン打ち込みによって調節
するが、特にこれらの希ガスイオンの密度と打込みエネ
ルギーに応じて変化する。一般的には、希ガスの打込み
の時期は活性イオンの打込みの時期と無関係である。換
言すれば、希ガスの打込みは、活性イオンのドーピング
の前でも同時でも後でも、アニールをその両打ち込み操
作の後に行うのであればかまわない。また、活性イオン
のドーピングは、拡散もしくはイオン打込みによって行
うことができる。
実験によって、希ガスが前述のアメリカ合衆国特許で提
案されたもの等地の不活性イオンと比べて固有な特性を
持つことが実際に明らかになった。
案されたもの等地の不活性イオンと比べて固有な特性を
持つことが実際に明らかになった。
要するに、打込まれた希ガスイオンは、高いアニール温
度では、半導体材料の構造の復元及び希ガスのイオンだ
けでなく活性イオンの拡散を妨げるという特徴を持つこ
とがわかった。活性イオン及び希ガスイオンが拡散しな
いということには、抵抗領域の周辺部のイオン密度勾配
に無関係に抵抗値を調節することができるという利点が
ある。また、拡散がないということには抵抗領域を最初
の大きさに維持できるという利点がある。この大きさは
、極めて小さいもので(例えば、−辺は2μm)、従っ
て、極めて高密度の集積化に適用することができる。さ
らに、拡散がないため抵抗領域から出るイオンによる周
辺部分の汚染がない。また、希ガスイオンはイオン注入
によって破壊された半導体材料の構造の復元を妨げるの
で、半導体材料の抵抗値を制御しながら大きく変えるこ
とができるという利点がある。この実験から分かった事
実により、前記のヨーロッパ特許出願に記載された利点
が説明できる。
度では、半導体材料の構造の復元及び希ガスのイオンだ
けでなく活性イオンの拡散を妨げるという特徴を持つこ
とがわかった。活性イオン及び希ガスイオンが拡散しな
いということには、抵抗領域の周辺部のイオン密度勾配
に無関係に抵抗値を調節することができるという利点が
ある。また、拡散がないということには抵抗領域を最初
の大きさに維持できるという利点がある。この大きさは
、極めて小さいもので(例えば、−辺は2μm)、従っ
て、極めて高密度の集積化に適用することができる。さ
らに、拡散がないため抵抗領域から出るイオンによる周
辺部分の汚染がない。また、希ガスイオンはイオン注入
によって破壊された半導体材料の構造の復元を妨げるの
で、半導体材料の抵抗値を制御しながら大きく変えるこ
とができるという利点がある。この実験から分かった事
実により、前記のヨーロッパ特許出願に記載された利点
が説明できる。
第2図に部分的に示す集積回路10では、単結晶基板1
1の区域12と抵抗領域13は、最初に活性イオンで均
一にドープされる。本発明によると、抵抗領域13は余
分な活性イオン及びアルゴン等希ガスからなる不活性イ
オンを含む。抵抗領域内の活性イオンは、その領域の周
辺部が活性イオン及びアルゴン等希ガスの不活性イオン
の密度勾配の中心となるようにする。抵抗領域13内の
イオンによってその領域の抵抗が決まる。そのイオン密
度と注入エネルギーを変えることにより、抵抗値の調節
を行うことができる。また、希ガスイオン打込みの時期
は、活性イオン打込みの時期とは無関係である。但し、
アニールは、それらの打込み後に行われる必要がある。
1の区域12と抵抗領域13は、最初に活性イオンで均
一にドープされる。本発明によると、抵抗領域13は余
分な活性イオン及びアルゴン等希ガスからなる不活性イ
オンを含む。抵抗領域内の活性イオンは、その領域の周
辺部が活性イオン及びアルゴン等希ガスの不活性イオン
の密度勾配の中心となるようにする。抵抗領域13内の
イオンによってその領域の抵抗が決まる。そのイオン密
度と注入エネルギーを変えることにより、抵抗値の調節
を行うことができる。また、希ガスイオン打込みの時期
は、活性イオン打込みの時期とは無関係である。但し、
アニールは、それらの打込み後に行われる必要がある。
第3図及び第4図では、集積回路10用の単結晶基板1
1上には、絶縁層15を介して多結晶半導体材料層14
が堆積されている。多結晶半導体材料層14は、本発明
による抵抗を構成する領域16及びそれ以外の残りの導
体部分17を備える。領域16に抵抗を形成する本発明
の方法によって、領域16の周辺部に活性イオンの大き
な密度勾配が存在するにもかかわらず多結晶材料の抵抗
形成に従来の方法を適用することができる。まだドープ
されていない多結晶半導体材料層14に、第3図に示す
ように微量の活性イオンを均等に打込む。次に領域16
をマスクした後、第4図に示すように多結晶半導体材料
層の残りの部分17に多量の活性イオンを打込み、導体
にする。また、本発明によると、アルゴン等の希ガスイ
オンを領域16に打込む。従って、特に希ガスイオンの
密度及び打込みエネルギーを考慮して、最初の微量の活
性イオンの打込みを行い、望ましい抵抗値に調節する。
1上には、絶縁層15を介して多結晶半導体材料層14
が堆積されている。多結晶半導体材料層14は、本発明
による抵抗を構成する領域16及びそれ以外の残りの導
体部分17を備える。領域16に抵抗を形成する本発明
の方法によって、領域16の周辺部に活性イオンの大き
な密度勾配が存在するにもかかわらず多結晶材料の抵抗
形成に従来の方法を適用することができる。まだドープ
されていない多結晶半導体材料層14に、第3図に示す
ように微量の活性イオンを均等に打込む。次に領域16
をマスクした後、第4図に示すように多結晶半導体材料
層の残りの部分17に多量の活性イオンを打込み、導体
にする。また、本発明によると、アルゴン等の希ガスイ
オンを領域16に打込む。従って、特に希ガスイオンの
密度及び打込みエネルギーを考慮して、最初の微量の活
性イオンの打込みを行い、望ましい抵抗値に調節する。
希ガスイオン打込みの時期は、最初に行う活性イオンの
均一なドーピングの時期と無関係であり、残りの部分1
7の多量ドーピング後でもよい。但し、アニールはそれ
らのドーピングの後でなければならない。多結晶半。
均一なドーピングの時期と無関係であり、残りの部分1
7の多量ドーピング後でもよい。但し、アニールはそれ
らのドーピングの後でなければならない。多結晶半。
導体材料は、シリコンかもしくはケイ化タングステン(
WS12)等の耐熱性材料と半導体材料の化合物である
。
WS12)等の耐熱性材料と半導体材料の化合物である
。
第1図は、本発明による抵抗を含む、集積回路用の単結
晶半導体基板の部分断面図である。 第2図は、集積回路用の単結晶半導体基板に本発明によ
る抵抗を形成した1実施例を示す第1図に類似の部分断
面図である。 第3図及び第4図は、多結晶半導体材料に抵抗を形成す
る本発明の方法を示す図である。 (主な参照番号) 10・・集積回路、 11・・単結晶基板、13・・
抵抗領域、 14・・多結晶半導体材料層、 15・・絶縁層、 16・・領域特許出願人
ビュル ニス、アー。
晶半導体基板の部分断面図である。 第2図は、集積回路用の単結晶半導体基板に本発明によ
る抵抗を形成した1実施例を示す第1図に類似の部分断
面図である。 第3図及び第4図は、多結晶半導体材料に抵抗を形成す
る本発明の方法を示す図である。 (主な参照番号) 10・・集積回路、 11・・単結晶基板、13・・
抵抗領域、 14・・多結晶半導体材料層、 15・・絶縁層、 16・・領域特許出願人
ビュル ニス、アー。
Claims (10)
- (1)電気的に不活性なイオン打込みによる半導体材料
(11、14)の所定の領域(13、16)への抵抗形
成方法であって、該領域の周辺部は電気的に活性なイオ
ンの密度勾配の中心であり、且つ不活性イオンは希ガス
イオンであることを特徴とする方法。 - (2)上記領域に、上記の打込まれた希ガスイオンによ
る抵抗の増大に対応する大きさだけ所望の抵抗値より小
さい抵抗値に対応する活性イオンを導入することからな
る特許請求の範囲第1項に記載の方法。 - (3)上記半導体材料が多結晶半導体材料(14)であ
る場合には、少量の電気的に活性なイオンを該多結晶半
導体材料全体にドーピングし、上記領域外に多量の活性
イオンをドーピングして上記多結晶半導体材料を導体に
し、上記領域に不活性イオン打込みを行うことからなる
特許請求の範囲第2項に記載の方法。 - (4)上記希ガス打込みの時期は、アニール前であれば
上記活性イオンの導入の時期と無関係であることを特徴
とする特許請求の範囲第1項乃至第3項のいずれか1項
に記載の方法。 - (5)上記活性イオンは、拡散によって導入されること
を特徴とする特許請求の範囲第4項に記載の方法。 - (6)上記半導体材料は、シリコンであることを特徴と
する特許請求の範囲第1項乃至第5項のいずれか1項に
記載の方法。 - (7)上記多結晶半導体材料は、ケイ化タングステン等
の耐熱性材料と半導体材料の化合物であることを特徴と
する特許請求の範囲第1項乃至第6項のいずれか1項に
記載の方法。 - (8)電気的に不活性なイオンを含有する抵抗領域(1
3、16)を有する半導体材料(11、14)を備える
集積回路(10)であって、該抵抗領域の周辺部は電気
的に活性なイオンの密度勾配の中心であり、上記の電気
的に不活性なイオンは希ガスイオンであることを特徴と
する集積回路。 - (9)上記半導体材料は、シリコンであることを特徴と
する特許請求の範囲第8項に記載の集積回路。 - (10)上記多結晶半導体材料は、ケイ化タングステン
等の耐熱性材料と半導体材料の化合物であることを特徴
とする特許請求の範囲第8項に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8519344 | 1985-12-27 | ||
| FR8519344A FR2602093B1 (fr) | 1985-12-27 | 1985-12-27 | Procede de fabrication d'une resistance electrique par dopage d'un materiau semiconducteur et circuit integre en resultant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169057A true JPS63169057A (ja) | 1988-07-13 |
| JPH0558672B2 JPH0558672B2 (ja) | 1993-08-27 |
Family
ID=9326263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61315904A Granted JPS63169057A (ja) | 1985-12-27 | 1986-12-27 | 半導体材料へのドーピングによる電気抵抗の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4851359A (ja) |
| EP (1) | EP0231703B1 (ja) |
| JP (1) | JPS63169057A (ja) |
| DE (1) | DE3688934T2 (ja) |
| FR (1) | FR2602093B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| KR900005038B1 (ko) * | 1987-07-31 | 1990-07-18 | 삼성전자 주식회사 | 고저항 다결정 실리콘의 제조방법 |
| JPH01308063A (ja) * | 1988-06-07 | 1989-12-12 | Oki Electric Ind Co Ltd | 半導体抵抗素子及びその形成方法 |
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US5236856A (en) * | 1991-08-30 | 1993-08-17 | Micron Technology, Inc. | Method for minimizing diffusion of conductivity enhancing impurities from one region of polysilicon layer to another region and a semiconductor device produced according to the method |
| US5273924A (en) * | 1991-08-30 | 1993-12-28 | Micron Technology, Inc. | Method for forming an SRAM by minimizing diffusion of conductivity enhancing impurities from one region of a polysilicon layer to another region |
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240986A (en) * | 1975-09-27 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor element |
| JPS5856417A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3796929A (en) * | 1970-12-09 | 1974-03-12 | Philips Nv | Junction isolated integrated circuit resistor with crystal damage near isolation junction |
| US4035925A (en) * | 1972-11-08 | 1977-07-19 | The United States Of America As Represented By The Secretary Of Agriculture | System for treating particulate material with gaseous media |
| US3925106A (en) * | 1973-12-26 | 1975-12-09 | Ibm | Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance |
| JPS587065B2 (ja) * | 1976-08-26 | 1983-02-08 | 日本電信電話株式会社 | 高抵抗層を有する半導体装置及びその製造方法 |
| US4110776A (en) * | 1976-09-27 | 1978-08-29 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
| JPS54122973A (en) * | 1978-03-16 | 1979-09-22 | Fujitsu Ltd | Manufacture for semiconductor device |
| US4432008A (en) * | 1980-07-21 | 1984-02-14 | The Board Of Trustees Of The Leland Stanford Junior University | Gold-doped IC resistor region |
| US4446476A (en) * | 1981-06-30 | 1984-05-01 | International Business Machines Corporation | Integrated circuit having a sublayer electrical contact and fabrication thereof |
| FR2534415A1 (fr) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | Procede de fabrication de resistances electriques dans un materiau semi-conducteur polycristallin et dispositif a circuits integres resultant |
| JPS60130844A (ja) * | 1983-12-20 | 1985-07-12 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-12-27 FR FR8519344A patent/FR2602093B1/fr not_active Expired
-
1986
- 1986-12-22 DE DE86402894T patent/DE3688934T2/de not_active Expired - Fee Related
- 1986-12-22 EP EP86402894A patent/EP0231703B1/fr not_active Expired - Lifetime
- 1986-12-27 JP JP61315904A patent/JPS63169057A/ja active Granted
- 1986-12-29 US US06/947,266 patent/US4851359A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5240986A (en) * | 1975-09-27 | 1977-03-30 | Toshiba Corp | Process for production of semiconductor element |
| JPS5856417A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012182488A (ja) * | 2012-05-25 | 2012-09-20 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4851359A (en) | 1989-07-25 |
| FR2602093B1 (fr) | 1988-10-14 |
| EP0231703A1 (fr) | 1987-08-12 |
| JPH0558672B2 (ja) | 1993-08-27 |
| DE3688934T2 (de) | 1993-12-23 |
| DE3688934D1 (de) | 1993-09-30 |
| EP0231703B1 (fr) | 1993-08-25 |
| FR2602093A1 (fr) | 1988-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4643777A (en) | Method of manufacturing a semiconductor device comprising resistors of high and low resistances | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| JPH0624226B2 (ja) | スタック形cmos装置の製造方法 | |
| JP2008538454A (ja) | マスクなし多重シートポリシリコン抵抗器 | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| US4648909A (en) | Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits | |
| JPS61229346A (ja) | 集積回路上への多結晶シリコンパタ−ンの形成方法 | |
| JPS60109260A (ja) | 補償された多結晶シリコン抵抗素子 | |
| JPS63169057A (ja) | 半導体材料へのドーピングによる電気抵抗の形成方法 | |
| JP2799304B2 (ja) | 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法 | |
| US4432008A (en) | Gold-doped IC resistor region | |
| US6403472B1 (en) | Method of forming resistive contacts on intergrated circuits with mobility spoiling ions including high resistive contacts and low resistivity silicide contacts | |
| JPH0139227B2 (ja) | ||
| US7038297B2 (en) | Semiconductor diffused resistors with optimized temperature dependence | |
| US5834368A (en) | Integrated circuit with a metal silicide film uniformly formed | |
| EP0621631A1 (en) | Method of forming resistors for integrated circuits by using trenches | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| US4416055A (en) | Method of fabricating a monolithic integrated circuit structure | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH0547987B2 (ja) | ||
| JPS5999757A (ja) | 半導体集積回路装置の抵抗値調整方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPH0770543B2 (ja) | トランジスタの製造方法 | |
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| WO1995002898A1 (en) | Process for fabricating semiconductor devices having arsenic emitters |