JPS587065B2 - 高抵抗層を有する半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、シリコン中に高抵抗層を形成する方法に関す
るものである。

シリコン中に高抵抗層を制御性よく形成することは、半
導体集積回路を製作する上で不可欠の技術である。

通常の拡散層を用いる場合、数１００Ω／■程度の層抵
抗しか得られないため高い抵抗値を実現しようとすると
抵抗体を長くする必要が生じ集積度を下げる原因となる
。

さらに高い層抵抗は２重拡散によって得られるがその制
御性はよくない。

一方、イオン注入層を用いる場合には、注入量を低くと
ることにより比較的容易に高抵抗層を形成することがで
きる。

従来、高抵抗層形成にはＰ型不純物特に硼素が使用され
てきた。

その理由は、低移動度であること、および、ＮＰＮ型バ
イポーラトランジスタを含む場合ベース形成と伴に形成
される層を高抵抗層として使用しうることである。

硼素イオン注入を用いて高抵抗層を形成する試みとして
、単一注入の他には不活性イオンの付加注入による放射
線損傷の利用がある。

一方、Ｎ型不純物による高抵抗層形成の試みは極めて少
い。

その理由は、高移動度であること、および、ＮＰ型バイ
ポーラトランジスタを含む場合エミソク形成と伴に形成
される層を高抵抗層として使用しなければならないが、
これはエミツタ層に対する低抵抗の要請に反しているこ
とである。

この場合、１つの方法として上に述べた放射線損傷の利
用がある。

しかし、単なる放射線損傷に基づく高抵抗層は（Ｐ型、
Ｎ型いずれの場合も）、（イ）熱処理工程を経ることに
より低抵抗化する、（ロ）素子の動作時における昇温に
より低抵抗化する、という欠点を有している。

それ故、（イ）、（ロ）を回避しうる方法が開発された
ならば、Ｎ型エミツタ形成層を高抵抗層として使用する
ことが可能となる。

本発明は上記の事情に鑑みてなされたもので、シリコン
中における砒素原子とネオン原子の組み合せに固有な現
象を利用することを特徴とし、その目的はシリコン中に
Ｎ型高抵抗層を形成するにある。

本発明はシリコン中にあらかじめ形成された砒素ドープ
層の全面もしくは一部分にネオンイオンを注入し、その
後、高温度で熱処理した試料の層抵抗は、もとの砒素ド
ープシリコンの層抵抗に比較して異常に大きくなるとい
う、シリコン中における砒素原子とネオン原子の組み合
せに固有な現象に基づいている。

即ち、Ｐ型シリコン基板に砒素のＮ層を形成し、このＮ
層を用いていることがこの現象の特徴であり、Ｐ層（ボ
ロンドープ層）に対してはこの現象は起きない（ボロン
ドープ層にネオン注入し高温熱処理すると低抵抗となっ
てしまう。

）従って、この範囲で砒素・ネオンに固有な現象である
。

次に、この現象の詳細を述べる。

比抵抗１０Ωｃｍ程度のＰ型シリコン基板へ熱拡散法に
より砒素を導入しＮ層を形成、もしくはイオン注入法に
より砒素を導入し、高温度で熱処理してＮ層を形成する
（試料Ａ）。

この、Ｐ−Ｎ接合で分離されたＮ層の層抵抗をρＡとす
る。

次に、試料Ａにおける砒素濃度分布にほぼ一致するよう
に加速エネルギーを選びネオンイオンを注入する。

然る後、高温度で熱処理した試料Ｂの層抵抗をρＳとす
れば、常にρＡ＜ρＢなる関係が見出される。

この場合、試料Ａではなくイオン注入により砒素を導入
したのみの（即ち、高温度熱処理による注入層の活性化
が行われていない）試料Ａ０に対しても同様な処理の後
には常にρＡ＜ρＢなる関係が見出される（ここに、ρ
Ａは試料Ａ０を高温度熱処理し試料Ａとした場合の層抵
抗）。

この事実は、上記現象がイオン注入によって導入される
欠陥の量に本質的に依存するものではないことを示して
いる。

後者の処理に基づく数値例を表に示した。

これより基板、注入エネルギー、ネオンイオン注入後の
熱処理時間および熱処理温度が同一の条件下で、ネオン
イオンの注入量が大きいほどρＢ／ρＡは大きくなるこ
とがわかる。

担体分布測定等による検討の結果、上記現象は砒素濃度
〜１０１８ＣｒｒＬ−３以上において砒素原子とネオン
原子との複合体の形成により担体濃度が大きく減少する
ことに由来していることが判明した。

前記砒素濃度〜１０１８ｃｍ一３以上としたのは担体濃
度分布測定の結果である。

即ち、砒素を例えば２２０ＫｅＶ，Ｉ Ｘ １ ０ｌ４
ｃｍ−２注入、９００℃で熱処理した試料のキャリア分
布は第３図の破線に示すようになる。

又、砒素を同条件注入後ネオンを１５０ＫｅＶ，２×１
５１０−２ｃｍ注入し、９００℃熱処理した試料のキャ
リア分布は第３図実線のようになる。

第３図より１０１８ＣｍＩｌ−３以下の分布は砒素のみ
の時と、砒素＋ネオンの時とほぼ同じであるが、砒素の
みで１０１８σ−３以上の分布はネオンを注入すること
によって、１０１８ｃＩｒＬ−３に減少している。

従って〜１０１８ｃＴＬ−３以上の砒素に関係した現象
であるといえる。

従って、上記現象を利用することにより図に示すような
工程を行うことができる。

次に、図について実施例を説明する。

第１図ａ，ｂ，ｃは低抵抗層内に高抵抗層を選択的に形
成する方法を示したものである。

即ち、第１図ａに示すようにＰ型シリコンウエハー２へ
熱拡散法もしくはイオン注入法により砒素を導入し、砒
素ドープ層１が形成されている時、第１図ｂに示すよう
に、高抵抗化すべき領域以外の領域を二酸化シリコン等
のマスク３で覆いネオンイオン４を注入する。

次に、第１図Ｃに示すように、これを高温度で熱処理す
ることにより低抵抗層６内に高抵抗層５を選択的に形成
することができる。

第２図ａ，ｂは第１図ａ ＋ ｂ ＋ Ｃに示した工程
の具体的な応用であり、エミッタ形成層を用いて高抵抗
体を製作する例を示している。

即ち、第２図ａに示すように、ＮＰＮ型バイポーラトラ
ンジスタのエミツタ形成と同時に、二酸化シリコン７等
をマスクにしてＰ型シリコンウエハー２′に砒素高濃度
ドープ層１′を形成する。

次に、第２図ｂに示すように、第１図と同様の工程、即
ち、ネオンイオンの選択注入、高温度熱処理により低抵
抗層６′内に高抵抗層５′を形成し、抵抗接続電極８を
設置すればオーム性接触の良い高抵抗体が製作される。

以上説明したように、本発明は単なる放射線損傷を用い
る方法と異なり、シリコン中における砒素原子およびネ
オン原子に固有な上記性質を利用しているのであるから
、第１図Ｃ以後の熱処理工程に対しても安定であり、か
つ素子の動作時における昇温に対しても安定な高抵抗層
を、すでに形成された低抵抗層から製作することができ
るという利点がある。

また第２図に示すように、すでに形成された低抵抗層（
Ｎ＋エミツク形成層）へ選択的にネオンイオンを注入、
高温度熱処理により高抵抗層（Ｎ一層）を形成する場合
、電極とのオーム性接触のための余分な工程（Ｎ＋層形
成）が不用になるという利点がある。

【図面の簡単な説明】

第１図ａ，ｂ，ｃは本発明の一実施例の各工程における
形成物を示す概略的断面図、第２図ａ，ｂは本発明の一
実施例の各工程における形成物の具体例を示す断面図、
第３図は本発明に係る担体濃度分布測定結果の一例を示
す深さーキャリア濃度特性曲線である。 １・・・・・・砒素ドープ層、２・・・・・・Ｐ型シリ
コンウエハー、３・・・・・・マスク、４・・・・・・
ネオンイオン、５・・・・・・高抵抗層、６・・・・・
・低抵抗層、７・・・・・・二酸化シリコン、８・・・
・・・電極。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板の一部に該半導体基板を構成する元素と
   は異なる元素を導入した領域を設け、該領域を高抵抗層
   とした高抵抗層を有する半導体装置において、前記高抵
   抗層領域が、砒素元素が導入され、かつ、砒素元素が導
   入された一部又は全部にネオン元素が導入されて構成さ
   れていることを特徴とする高抵抗層を有する半導体装置
   。 ２ 半導体基板の一部にあらかじめ形成された砒素ドー
   プ層の一部又は全部にネオンイオンを注入する工程と、
   この工程の後高温度で熱処理することにより抵抗値を制
   御する工程とを具備することを特徴とする高抵抗層を有
   する半導体装置の製造方法。