JPS63174156A - マルチプレクサ - Google Patents
マルチプレクサInfo
- Publication number
- JPS63174156A JPS63174156A JP717287A JP717287A JPS63174156A JP S63174156 A JPS63174156 A JP S63174156A JP 717287 A JP717287 A JP 717287A JP 717287 A JP717287 A JP 717287A JP S63174156 A JPS63174156 A JP S63174156A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- host computer
- multiplexer
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロコンピュータ・システム等のＩ１０
拡張用のマルチプレクサに関するものであり、特に１対
Ｎの通信機能の改善に関するものである。
拡張用のマルチプレクサに関するものであり、特に１対
Ｎの通信機能の改善に関するものである。
〈従来の技術〉
マイクロコンピュータ・システムのＩ１０ポート、例え
ばＲ８２３２Ｃシリアル通信回線は、通常、入出力に１
ポートのみ持ちマルチポートを持たないため、複数個の
デバイスを接続するようなポート拡張に際しては外部に
切り換えスイッチ等のマルチプレクサを使用している。
ばＲ８２３２Ｃシリアル通信回線は、通常、入出力に１
ポートのみ持ちマルチポートを持たないため、複数個の
デバイスを接続するようなポート拡張に際しては外部に
切り換えスイッチ等のマルチプレクサを使用している。
このマルチプレクサを用いてマイクロコンピュータ・シ
ステム即ちホスト計算機と複数個（Ｎ個）のデバイス（
例えばキーボード、マウス、タブレット等）を接続する
ことによって、Ｉ１０拡張機能を実現し１対Ｎの通信を
行なっている。
ステム即ちホスト計算機と複数個（Ｎ個）のデバイス（
例えばキーボード、マウス、タブレット等）を接続する
ことによって、Ｉ１０拡張機能を実現し１対Ｎの通信を
行なっている。
〈発明が解決しようとする問題点〉
しかしながら、このような拡張ポートに接続されるデバ
イスは同一種類のものとは限らず、異なるデータ・フォ
ーマット（データ・ビット長）を有する異なる種類のデ
バイスを複数個接続する場合が多く、単純な切り換えス
イッチによるマルチプレクサでは対応することができな
かった。
イスは同一種類のものとは限らず、異なるデータ・フォ
ーマット（データ・ビット長）を有する異なる種類のデ
バイスを複数個接続する場合が多く、単純な切り換えス
イッチによるマルチプレクサでは対応することができな
かった。
本発明は以上の問題を解決し、ホスト計算機と異なるデ
ータ・フォーマットを有する複数個のデバイスとを接続
できるマルチプレクサを実現することを目的とする。
ータ・フォーマットを有する複数個のデバイスとを接続
できるマルチプレクサを実現することを目的とする。
〈問題を解決するための手段〉
上記の問題を解決した本発明の構成は次の通りである。
即ち、ホスト計算機側インターフェイスを１ポート持ち
、デバイス側インターフェイスを複数（Ｎ個）ポート持
ち、１対Ｎの通信を行なうマルチプレクサにおいて、前
記複数個のデバイスから異なるデータ・ビット長のデー
タを入力してホスト計算機で処理できるデータ・ビット
長に変換し、ホスト計算機から前記複数個のデバイスへ
データを送信する際に各々のデバイスで処理できるデー
タ・ビット長に変換するビット変換手段を有することを
特徴とするマルチプレクサである。
、デバイス側インターフェイスを複数（Ｎ個）ポート持
ち、１対Ｎの通信を行なうマルチプレクサにおいて、前
記複数個のデバイスから異なるデータ・ビット長のデー
タを入力してホスト計算機で処理できるデータ・ビット
長に変換し、ホスト計算機から前記複数個のデバイスへ
データを送信する際に各々のデバイスで処理できるデー
タ・ビット長に変換するビット変換手段を有することを
特徴とするマルチプレクサである。
く作用〉
本発明のマルチプレクサは、ビット操作を行なうことに
より、異なるデータ・ビット長を持つ複数個のデバイス
からのデータをホスト計算機が処理できるビット長に変
換し、ホスト計算機からの出力データを各々のデバイス
で処理できるビット長に変換する。
より、異なるデータ・ビット長を持つ複数個のデバイス
からのデータをホスト計算機が処理できるビット長に変
換し、ホスト計算機からの出力データを各々のデバイス
で処理できるビット長に変換する。
〈実施例〉
図に本発明を実施したマルチプレクサの構成を表わす。
この図において、１は送受信器（送受信ドライバ／レシ
ーバ）１０．送受信制御部１２を有するマイクロコンピ
ュータ等のホスト計算機、２はホスト計算機１と８ビツ
ト・データを授受する本発明のＩ１０拡張用マルチプレ
クサ、４＋ 、４２ 。
ーバ）１０．送受信制御部１２を有するマイクロコンピ
ュータ等のホスト計算機、２はホスト計算機１と８ビツ
ト・データを授受する本発明のＩ１０拡張用マルチプレ
クサ、４＋ 、４２ 。
４３はそれぞれ異なるデータ・ビット長のデータを出力
する異なる種類のＩ１０デバイス（例えばキーボード、
マウス、タブレット等）である。例えば、Ｉ１０デバイ
ス４１は６ビツト・データ、Ｉ１０デバイス４２は７ビ
ツト・データ、Ｉ１０デバイス４コは８ビツト・データ
を取り扱うものとする。
する異なる種類のＩ１０デバイス（例えばキーボード、
マウス、タブレット等）である。例えば、Ｉ１０デバイ
ス４１は６ビツト・データ、Ｉ１０デバイス４２は７ビ
ツト・データ、Ｉ１０デバイス４コは８ビツト・データ
を取り扱うものとする。
更に本発明のマルチプレクサ２は、ホスト計算機１との
８ビツト・データ送受信を行なうための送受信器２１．
送受信制御部２２、Ｉ１０デバイス４＋ 、４２．４３
とデータ送受信を行なうための送受信器２３．２４．２
５、送受信制御部２６゜２ｙ、２ｓ及びＣＰＩＪ３を有
し、これらのブロックは内部バスｂに接続される。ＣＰ
Ｕ３は、ＲＯＭ、ＲＡＭ等の記憶部とともにビット変換
部３１を有している。
８ビツト・データ送受信を行なうための送受信器２１．
送受信制御部２２、Ｉ１０デバイス４＋ 、４２．４３
とデータ送受信を行なうための送受信器２３．２４．２
５、送受信制御部２６゜２ｙ、２ｓ及びＣＰＩＪ３を有
し、これらのブロックは内部バスｂに接続される。ＣＰ
Ｕ３は、ＲＯＭ、ＲＡＭ等の記憶部とともにビット変換
部３１を有している。
このように構成された本発明のマルチプレクサ２は次の
ように動作する。
ように動作する。
例えばＩ１０デバイス４電からデータ・ビット長６ビツ
トのデータがマルチプレクサ２に対して出力されたとす
る。このデータは送受信器２３を介し、送受信制御部２
６内のバッファに取り込まれる。送受信制御部２６では
このデータのフォーマットをチェックし、正常であると
判断するとＣＰＵ３に対して受信割り込みを通知する。
トのデータがマルチプレクサ２に対して出力されたとす
る。このデータは送受信器２３を介し、送受信制御部２
６内のバッファに取り込まれる。送受信制御部２６では
このデータのフォーマットをチェックし、正常であると
判断するとＣＰＵ３に対して受信割り込みを通知する。
ＣＰＵ３は受信割り込みを受は付けると、この割り込み
信号により内部のビット変換部３Ｉを起動し、この６ビ
ツト・データに２ピツトのダミー・ビットを付加して８
ビツトとする。通常、このダミー・ビットはＭＳＢ側に
付加する。それからこの８ビツト・データを送受信制御
部２２．送受信器２Ｉを介してホスト計算機１側へ送出
し、この割り込み処理を終了する。
信号により内部のビット変換部３Ｉを起動し、この６ビ
ツト・データに２ピツトのダミー・ビットを付加して８
ビツトとする。通常、このダミー・ビットはＭＳＢ側に
付加する。それからこの８ビツト・データを送受信制御
部２２．送受信器２Ｉを介してホスト計算機１側へ送出
し、この割り込み処理を終了する。
一方、ホスト計算機１よりＩ１０デバイス４＋に対して
８ビツト・データが与えられた場合には、上記の処理手
順とは逆にビット変換部３．ｔ、：おいて、８ビツト・
データからダミー・ビットを取り除き、ｒ１０デバイス
４１側へ６ビツト・データを送信する。
８ビツト・データが与えられた場合には、上記の処理手
順とは逆にビット変換部３．ｔ、：おいて、８ビツト・
データからダミー・ビットを取り除き、ｒ１０デバイス
４１側へ６ビツト・データを送信する。
また、ホスト計算機１と７ビツト・データを取り扱うＩ
１０デバイス４２とのデータ授受の際は、ビット変換部
３１はこの７ビツト・データに１ビツトのダミー・ビッ
トを付加または除外して処理する。
１０デバイス４２とのデータ授受の際は、ビット変換部
３１はこの７ビツト・データに１ビツトのダミー・ビッ
トを付加または除外して処理する。
８ビツト・データを取り扱うＩ１０デバイス４３に対し
ては、ホスト計算機が取り扱うデータ長さ８ビツトと同
一であるのでビット変換は行なわない。
ては、ホスト計算機が取り扱うデータ長さ８ビツトと同
一であるのでビット変換は行なわない。
尚、ビット操作を行なうＣＰＵ３内のビット変換部３．
は、与えられたデータを、データ授受するＩ１０デバイ
スの識別信号と割り込み信号によりホスト計算機または
Ｉ１０デバイスで取り扱えるデータ長さに、変換するも
のであり、制御プログラムとしてＣＰＵ３に記憶格納し
てソフトウェア的に実現するのが有効である。
は、与えられたデータを、データ授受するＩ１０デバイ
スの識別信号と割り込み信号によりホスト計算機または
Ｉ１０デバイスで取り扱えるデータ長さに、変換するも
のであり、制御プログラムとしてＣＰＵ３に記憶格納し
てソフトウェア的に実現するのが有効である。
以上のように、本発明のマルチプレクサは処理を行なう
デバイスに応じてデータ・ビット長を変化させるので、
異なるデータ・フォーマットを有するデバイスを複数個
接続しても１対Ｎの通信を行なうことができる。
デバイスに応じてデータ・ビット長を変化させるので、
異なるデータ・フォーマットを有するデバイスを複数個
接続しても１対Ｎの通信を行なうことができる。
〈発明の効果〉
本発明のマルチプレクサは、ピット操作を行なうことに
より、異なるデータ・ビット長を持つ複数個のデバイス
からのデータをホスト計算機が処理できるビット長に変
換し、ホスト計算機からの出力データを各々のデバイス
で処理できるビット長に変換するので、ビット長さの異
なるデバイスからの回線に対して１対１のポートを用意
することなく、ホスト計算機と異なるデータ・フォーマ
ットを持つ複数個のデバイスとを接続できる。
より、異なるデータ・ビット長を持つ複数個のデバイス
からのデータをホスト計算機が処理できるビット長に変
換し、ホスト計算機からの出力データを各々のデバイス
で処理できるビット長に変換するので、ビット長さの異
なるデバイスからの回線に対して１対１のポートを用意
することなく、ホスト計算機と異なるデータ・フォーマ
ットを持つ複数個のデバイスとを接続できる。
図は本発明を実施したマルチプレクサの構成を表わす図
である。 １・・・ホスト計算機、 １＋ 、２＋ 、２３．２ａ、２５・・・送受信器、１
２．２２．２ｓ、２７．２ｓ・・・送受信制御部、３・
・・ＣＰＵ、３＋・・・ビット変換部、４＋ 、４２．
４３・・・Ｉ１０デバイス、ｂ・・・内部バス。
である。 １・・・ホスト計算機、 １＋ 、２＋ 、２３．２ａ、２５・・・送受信器、１
２．２２．２ｓ、２７．２ｓ・・・送受信制御部、３・
・・ＣＰＵ、３＋・・・ビット変換部、４＋ 、４２．
４３・・・Ｉ１０デバイス、ｂ・・・内部バス。
Claims (1)
- ホスト計算機側インターフェイスを１ポート持ち、デバ
イス側インターフェイスを複数（Ｎ個）ポート持ち、１
対Ｎの通信を行なうマルチプレクサにおいて、前記複数
個のデバイスから異なるデータ・ビット長のデータを入
力してホスト計算機で処理できるデータ・ビット長に変
換し、ホスト計算機から前記複数個のデバイスへデータ
を送信する際に各々のデバイスで処理できるデータ・ビ
ット長に変換するビット変換手段を有することを特徴と
するマルチプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP717287A JPS63174156A (ja) | 1987-01-14 | 1987-01-14 | マルチプレクサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP717287A JPS63174156A (ja) | 1987-01-14 | 1987-01-14 | マルチプレクサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63174156A true JPS63174156A (ja) | 1988-07-18 |
Family
ID=11658661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP717287A Pending JPS63174156A (ja) | 1987-01-14 | 1987-01-14 | マルチプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174156A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029061A (ja) * | 1983-06-23 | 1985-02-14 | Fujitsu Ltd | 入出力制御装置 |
-
1987
- 1987-01-14 JP JP717287A patent/JPS63174156A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029061A (ja) * | 1983-06-23 | 1985-02-14 | Fujitsu Ltd | 入出力制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0749832A (ja) | 情報処理装置 | |
| KR20030004735A (ko) | 필드버스 인터페이스 보드 | |
| KR100480084B1 (ko) | 범용 직렬버스를 이용한 데이터 전송 시스템 | |
| WO2021166906A1 (ja) | ＳｅｒＤｅｓインターフェース回路および制御装置 | |
| JPH09237247A (ja) | バス幅変換装置およびバス幅変換システム装置 | |
| JP2630071B2 (ja) | データ送受信方式 | |
| JPS615361A (ja) | 通信インタフエイス回路 | |
| JPH09282059A (ja) | 入出力デバイス切り換え器 | |
| JPS6417142A (en) | Computer communication system | |
| JPH06138915A (ja) | コントローラのデータ伝送システム | |
| KR100195184B1 (ko) | 인터럽트 엔코더 | |
| JPH0542519Y2 (ja) | ||
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPS63147250A (ja) | 同期端局制御装置 | |
| JPS61249162A (ja) | 入力装置 | |
| JPH0498926A (ja) | 通信装置 | |
| JPS6395559A (ja) | 配列計算機用プロセツサ | |
| JPH02231616A (ja) | キーボード装置 | |
| JPH02300958A (ja) | 双方向性インターフェース変換装置 | |
| JP2000148216A (ja) | プラントコントローラ通信装置 | |
| KR19980076959A (ko) | 버스 확장 구조 | |
| JPS63246952A (ja) | 端末入出力処理システム | |
| JPS62247644A (ja) | デ−タ伝送方式 | |
| JPS63240170A (ja) | 電子フアイルシステム | |
| JPH04216123A (ja) | ネットワークシステムの印刷制御方式 |