JPH09237247A - バス幅変換装置およびバス幅変換システム装置 - Google Patents
バス幅変換装置およびバス幅変換システム装置Info
- Publication number
- JPH09237247A JPH09237247A JP8044493A JP4449396A JPH09237247A JP H09237247 A JPH09237247 A JP H09237247A JP 8044493 A JP8044493 A JP 8044493A JP 4449396 A JP4449396 A JP 4449396A JP H09237247 A JPH09237247 A JP H09237247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- bus width
- width conversion
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 パソコンとその周辺装置間などにおけるデー
タ転送において、安価なＬＳＩで高速なデータの送受信
が可能なバス幅変換装置およびバス幅変換システム装置
を提供することを目的とする。 【解決手段】 第１のバス接続手段１より入力されたデ
ータを第２のバス接続手段２で規定されたバス幅まで合
成するデータ合成制御手段４と、合成されたデータを一
時的に格納する第１のデータ記憶手段３と、第２のバス
接続手段２より入力されたデータを第１のバス接続手段
１で規定されたバス幅まで分解するデータ分解制御手段
６と、分解されたデータを一時的に格納する第２のデー
タ記憶手段５と、データの送受信の方向を制御するデー
タ送受信制御手段７とからバス幅変換装置を構成した。
タ転送において、安価なＬＳＩで高速なデータの送受信
が可能なバス幅変換装置およびバス幅変換システム装置
を提供することを目的とする。 【解決手段】 第１のバス接続手段１より入力されたデ
ータを第２のバス接続手段２で規定されたバス幅まで合
成するデータ合成制御手段４と、合成されたデータを一
時的に格納する第１のデータ記憶手段３と、第２のバス
接続手段２より入力されたデータを第１のバス接続手段
１で規定されたバス幅まで分解するデータ分解制御手段
６と、分解されたデータを一時的に格納する第２のデー
タ記憶手段５と、データの送受信の方向を制御するデー
タ送受信制御手段７とからバス幅変換装置を構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、パソコンとその周
辺装置間等におけるバス幅変換装置およびバス幅変換シ
ステム装置に関するものである。
辺装置間等におけるバス幅変換装置およびバス幅変換シ
ステム装置に関するものである。
【０００２】
【従来の技術】従来、パソコン等の高速化、高機能化に
伴い広がってきたデータバス幅にバス幅の狭い周辺装置
を接続する場合には、周辺装置内のインターフェース制
御用のＬＳＩを高価なものを使用し同じバス幅にする
か、安価なＬＳＩに合わせたデータバス幅のみを利用す
る方法が採用されていた。
伴い広がってきたデータバス幅にバス幅の狭い周辺装置
を接続する場合には、周辺装置内のインターフェース制
御用のＬＳＩを高価なものを使用し同じバス幅にする
か、安価なＬＳＩに合わせたデータバス幅のみを利用す
る方法が採用されていた。
【０００３】
【発明が解決しようとする課題】しかしながら、周辺装
置に対する高速化、高機能化の要求が高まり、安価なＬ
ＳＩに合わせたデータバス幅のみを利用する方法で設計
することが困難になってきている。
置に対する高速化、高機能化の要求が高まり、安価なＬ
ＳＩに合わせたデータバス幅のみを利用する方法で設計
することが困難になってきている。
【０００４】従って本発明は、上記課題を解決し、安価
なＬＳＩで高速なデータの送受信が可能なバス幅変換装
置およびバス幅変換システム装置を提供することを目的
とする。
なＬＳＩで高速なデータの送受信が可能なバス幅変換装
置およびバス幅変換システム装置を提供することを目的
とする。
【０００５】
【課題を解決するための手段】以上の目的を達成するた
めに本発明のバス幅変換装置は、第１のバス接続手段よ
り入力されたデータを第２のバス接続手段で規定された
バス幅まで合成するデータ合成制御手段と、合成された
データを一時的に格納する第１のデータ記憶手段と、第
２のバス接続手段より入力されたデータを第１のバス接
続手段で規定されたバス幅まで分解するデータ分解制御
手段と、分解されたデータを一時的に格納する第２のデ
ータ記憶手段と、データの送受信の方向を制御するデー
タ送受信制御手段とを構成した。
めに本発明のバス幅変換装置は、第１のバス接続手段よ
り入力されたデータを第２のバス接続手段で規定された
バス幅まで合成するデータ合成制御手段と、合成された
データを一時的に格納する第１のデータ記憶手段と、第
２のバス接続手段より入力されたデータを第１のバス接
続手段で規定されたバス幅まで分解するデータ分解制御
手段と、分解されたデータを一時的に格納する第２のデ
ータ記憶手段と、データの送受信の方向を制御するデー
タ送受信制御手段とを構成した。
【０００６】また上記諸要素からバス幅変換モジュール
を構成し、かつこのバス幅変換モジュールを複数個備
え、これらのバス幅変換モジュールを制御する制御手段
を設けてバス幅変換システム装置とした。
を構成し、かつこのバス幅変換モジュールを複数個備
え、これらのバス幅変換モジュールを制御する制御手段
を設けてバス幅変換システム装置とした。
【０００７】
【発明の実施の形態】請求項１の発明によれば、第１の
バス接続手段と第２のバス接続手段の間でデータ幅は自
動的にそれぞれのバス接続手段で規定されたバス幅とな
り、安価で高速なデータ送受信が実現できる。
バス接続手段と第２のバス接続手段の間でデータ幅は自
動的にそれぞれのバス接続手段で規定されたバス幅とな
り、安価で高速なデータ送受信が実現できる。
【０００８】また請求項２の発明は、請求項１記載のバ
ス幅変換装置をバス幅変換モジュールとし、複数個のバ
ス幅変換モジュール及びこれを制御するモジュール制御
手段を構成しているので、更にバス幅が拡大された装置
に対しても、容易に対応が可能となる。以下、本発明の
実施の形態について、図面を参照しながら説明する。
ス幅変換装置をバス幅変換モジュールとし、複数個のバ
ス幅変換モジュール及びこれを制御するモジュール制御
手段を構成しているので、更にバス幅が拡大された装置
に対しても、容易に対応が可能となる。以下、本発明の
実施の形態について、図面を参照しながら説明する。
【０００９】（実施の形態１）図１は本発明の実施の形
態１によるバス幅変換装置の構成ブロック図、図２は同
回路ブロック図である。図１において、１はデータバス
幅の狭い第１のバス接続手段、２はデータバス幅の広い
第２のバス接続手段である。３は第１のバス接続手段１
からのデータを格納する第１のデータ記憶手段、４はデ
ータを第２のバス接続手段２で規定されたバス幅まで合
成し、第１のデータ記憶手段３のどこに一時的に格納す
るかを制御するデータ合成制御手段、５は第２のバス接
続手段２からのデータを格納する第２のデータ記憶手
段、６はデータを第１のバス接続手段１で規定されたバ
ス幅まで分解し、第２のデータ記憶手段５のどこに一時
的に格納するかを制御するデータ分解制御手段、７はデ
ータが第１のバス接続手段１あるいは第２のバス接続手
段２のどちらに転送されているかを制御するデータ送受
信制御手段である。
態１によるバス幅変換装置の構成ブロック図、図２は同
回路ブロック図である。図１において、１はデータバス
幅の狭い第１のバス接続手段、２はデータバス幅の広い
第２のバス接続手段である。３は第１のバス接続手段１
からのデータを格納する第１のデータ記憶手段、４はデ
ータを第２のバス接続手段２で規定されたバス幅まで合
成し、第１のデータ記憶手段３のどこに一時的に格納す
るかを制御するデータ合成制御手段、５は第２のバス接
続手段２からのデータを格納する第２のデータ記憶手
段、６はデータを第１のバス接続手段１で規定されたバ
ス幅まで分解し、第２のデータ記憶手段５のどこに一時
的に格納するかを制御するデータ分解制御手段、７はデ
ータが第１のバス接続手段１あるいは第２のバス接続手
段２のどちらに転送されているかを制御するデータ送受
信制御手段である。
【００１０】図２は回路ブロック図であり、本実施の形
態１では、ノートパソコンに機能拡張用に標準装備され
ているＰＣＭＣＩＡバス（バス幅１６ビット）と代表的
な周辺装置に採用されているＳＣＳＩバス（バス幅８ビ
ット）の接続で説明する。
態１では、ノートパソコンに機能拡張用に標準装備され
ているＰＣＭＣＩＡバス（バス幅１６ビット）と代表的
な周辺装置に採用されているＳＣＳＩバス（バス幅８ビ
ット）の接続で説明する。
【００１１】図２に於て、ＳＣＳＩバス８から出力され
た複数データ（各８ビット）は、データバッファ９を通
り、データレジスタ１０（８ビット幅）及びデータレジ
スタ１１（８ビット幅）にバスコントローラ１５により
活性化されたレジスタコントローラ１２からのレジスタ
選択信号に従い順次格納される。格納されたデータはデ
ータレジスタ１０とデータレジスタ１１から同時に出力
（１６ビット幅）され、データバッファ１３を通り、Ｐ
ＣＭＣＩＡバス１４に入力される。この時、データバッ
ファ９及びデータバッファ１３の転送方向は、バスコン
トローラ１５によりＳＣＳＩバス８からＰＣＭＣＩＡバ
ス１４にデータが転送される方向に固定される。
た複数データ（各８ビット）は、データバッファ９を通
り、データレジスタ１０（８ビット幅）及びデータレジ
スタ１１（８ビット幅）にバスコントローラ１５により
活性化されたレジスタコントローラ１２からのレジスタ
選択信号に従い順次格納される。格納されたデータはデ
ータレジスタ１０とデータレジスタ１１から同時に出力
（１６ビット幅）され、データバッファ１３を通り、Ｐ
ＣＭＣＩＡバス１４に入力される。この時、データバッ
ファ９及びデータバッファ１３の転送方向は、バスコン
トローラ１５によりＳＣＳＩバス８からＰＣＭＣＩＡバ
ス１４にデータが転送される方向に固定される。
【００１２】又、ＰＣＭＣＩＡバス１４から出力された
データは、データバッファ１３を通り、データレジスタ
１６（８ビット幅）及びデータレジスタ１７（８ビット
幅）に同時に格納され、バスコントローラ１５により活
性化されたレジスタコントローラ１８からのレジスタ選
択信号に従い、順次データバッファ９を通り、ＳＣＳＩ
バス８に入力される。この時、データバッファ１３及び
データバッファ９の転送方向は、バスコントローラ１５
によりＰＣＭＣＩＡバス１４からＳＣＳＩバス８にデー
タが転送される方向に固定される。
データは、データバッファ１３を通り、データレジスタ
１６（８ビット幅）及びデータレジスタ１７（８ビット
幅）に同時に格納され、バスコントローラ１５により活
性化されたレジスタコントローラ１８からのレジスタ選
択信号に従い、順次データバッファ９を通り、ＳＣＳＩ
バス８に入力される。この時、データバッファ１３及び
データバッファ９の転送方向は、バスコントローラ１５
によりＰＣＭＣＩＡバス１４からＳＣＳＩバス８にデー
タが転送される方向に固定される。
【００１３】（実施の形態２）図３は、本発明の実施の
形態２によるバス幅変換モジュールのブロック図、図４
は同バス幅変換システム装置の構成ブロック図である。
このバス幅変換モジュールは、実施の形態１のデータバ
ス幅変換装置をモジュール化したものである。このバス
幅変換モジュール１９は、第１のデータ記憶手段３、デ
ータ合成制御手段４、第２のデータ記憶手段５、データ
分解制御手段６及びデータ送受信制御手段７で構成され
る。
形態２によるバス幅変換モジュールのブロック図、図４
は同バス幅変換システム装置の構成ブロック図である。
このバス幅変換モジュールは、実施の形態１のデータバ
ス幅変換装置をモジュール化したものである。このバス
幅変換モジュール１９は、第１のデータ記憶手段３、デ
ータ合成制御手段４、第２のデータ記憶手段５、データ
分解制御手段６及びデータ送受信制御手段７で構成され
る。
【００１４】図４は、バス幅変換モジュール１９を複数
個配置し、それぞれのバス幅変換モジュール１９を同時
に制御するモジュール制御手段２０により構成される任
意バス幅変換システム装置の構成ブロック図である。こ
の実施の形態２の構成によれば、８ビット／３２ビット
変換、８ビット／４８ビット変換、８ビット／６４ビッ
ト変換等任意のバス幅変換が可能となる。
個配置し、それぞれのバス幅変換モジュール１９を同時
に制御するモジュール制御手段２０により構成される任
意バス幅変換システム装置の構成ブロック図である。こ
の実施の形態２の構成によれば、８ビット／３２ビット
変換、８ビット／４８ビット変換、８ビット／６４ビッ
ト変換等任意のバス幅変換が可能となる。
【００１５】
【発明の効果】本発明のバス幅変換装置によれば、デー
タバス幅の異なる装置の間で、安価でしかも高速にデー
タの送受信が行える。また本発明のバス幅変換システム
装置によれば、任意のバス幅変換が可能となり、バス幅
が拡大された装置にも対応可能となる。
タバス幅の異なる装置の間で、安価でしかも高速にデー
タの送受信が行える。また本発明のバス幅変換システム
装置によれば、任意のバス幅変換が可能となり、バス幅
が拡大された装置にも対応可能となる。
【図１】本発明の実施の形態１によるバス幅変換装置の
構成ブロック図
構成ブロック図
【図２】本発明の実施の形態１によるバス幅変換装置の
回路ブロック図
回路ブロック図
【図３】本発明の実施の形態２によるバス幅変換モジュ
ールのブロック図
ールのブロック図
【図４】本発明の実施の形態２によるバス幅変換システ
ム装置の構成ブロック図
ム装置の構成ブロック図
１ 第１のバス接続手段 ２ 第２のバス接続手段 ３ 第１のデータ記憶手段 ４ データ合成制御手段 ５ 第２のデータ記憶手段 ６ データ分解制御手段 ７ データ送受信制御手段 ８ ＳＣＳＩバス ９ データバッファ １０ データレジスタ １１ データレジスタ １２ レジスタコントローラ １３ データバッファ １４ ＰＣＭＣＩＡバス １５ バスコントローラ １６ データレジスタ １７ データレジスタ １８ レジスタコントローラ １９ バス幅変換モジュール ２０ モジュール制御手段
Claims (2)
- 【請求項１】第１のバス接続手段より入力されたデータ
を第２のバス接続手段で規定されたバス幅まで合成する
データ合成制御手段と、合成されたデータを一時的に格
納する第１のデータ記憶手段と、第２のバス接続手段よ
り入力されたデータを第１のバス接続手段で規定された
バス幅まで分解するデータ分解制御手段と、分解された
データを一時的に格納する第２のデータ記憶手段と、デ
ータの送受信の方向を制御するデータ送受信制御手段と
を備えたことをと特徴とするバス幅変換装置。 - 【請求項２】第１のバス接続手段より入力されたデータ
を第２のバス接続手段で規定されたバス幅まで合成する
データ合成制御手段と、合成されたデータを一時的に格
納する第１のデータ記憶手段と、第２のバス接続手段よ
り入力されたデータを第１のバス接続手段で規定された
バス幅まで分解するデータ分解制御手段と、分解された
データを一時的に格納する第２のデータ記憶手段と、デ
ータの送受信の方向を制御するデータ送受信制御手段と
からバス幅変換モジュールを構成し、かつこのバス幅変
換モジュールを複数個備え、これらのバス幅変換モジュ
ールを制御する制御手段を設けたことを特徴とするバス
幅変換システム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044493A JPH09237247A (ja) | 1996-03-01 | 1996-03-01 | バス幅変換装置およびバス幅変換システム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8044493A JPH09237247A (ja) | 1996-03-01 | 1996-03-01 | バス幅変換装置およびバス幅変換システム装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237247A true JPH09237247A (ja) | 1997-09-09 |
Family
ID=12693089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8044493A Pending JPH09237247A (ja) | 1996-03-01 | 1996-03-01 | バス幅変換装置およびバス幅変換システム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237247A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014649A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP2002014663A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 画像表示前処理装置および画像表示装置 |
| CN100454234C (zh) * | 2005-07-08 | 2009-01-21 | 华为技术有限公司 | 一种处理数据宽度的方法及其应用 |
| JP2009288768A (ja) * | 2008-05-30 | 2009-12-10 | Orise Technology Co Ltd | 表示ドライバの書き込み方法及びそれを使用する表示ドライバ |
-
1996
- 1996-03-01 JP JP8044493A patent/JPH09237247A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002014649A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JP2002014663A (ja) * | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 画像表示前処理装置および画像表示装置 |
| CN100454234C (zh) * | 2005-07-08 | 2009-01-21 | 华为技术有限公司 | 一种处理数据宽度的方法及其应用 |
| JP2009288768A (ja) * | 2008-05-30 | 2009-12-10 | Orise Technology Co Ltd | 表示ドライバの書き込み方法及びそれを使用する表示ドライバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931470B2 (en) | Dual access serial peripheral interface | |
| WO2002077835A1 (en) | Communication control semiconductor device and interface system | |
| JPH09297729A (ja) | データ伝送装置及びデータ伝送方法 | |
| JP3557625B2 (ja) | 情報処理装置 | |
| JP4426351B2 (ja) | 仮想私設網機能と無線ｌａｎ機能を有する複合ネットワーク装置具現方法 | |
| JP2814132B2 (ja) | マルチチャネル通信処理装置 | |
| JPH09237247A (ja) | バス幅変換装置およびバス幅変換システム装置 | |
| CN111104353A (zh) | 基于fpga的多功能航空总线接口卡 | |
| JP2004334551A (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JP2006304011A (ja) | インタフェース回路 | |
| JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
| JP3372865B2 (ja) | バス構成方式およびバス信号分配方法並びに半導体集積回路 | |
| JPH07191934A (ja) | 二重バス装置 | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| JPH056335A (ja) | 装置間インタフエース方式 | |
| JPH10301895A (ja) | バス拡張装置 | |
| JP3088341B2 (ja) | バス上の高速データ転送方式 | |
| JPH04236537A (ja) | データ通信方式 | |
| JP2867449B2 (ja) | アドレス変換機能を有したマイクロプロセッサ | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JP2000285067A (ja) | データバスシステム | |
| JP2001290699A (ja) | デュアルポートｒａｍアクセス装置 | |
| JPH07245566A (ja) | デジタル信号の転送方式変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |