JPS63175780A - 論理集積回路 - Google Patents

論理集積回路

Info

Publication number
JPS63175780A
JPS63175780A JP62007442A JP744287A JPS63175780A JP S63175780 A JPS63175780 A JP S63175780A JP 62007442 A JP62007442 A JP 62007442A JP 744287 A JP744287 A JP 744287A JP S63175780 A JPS63175780 A JP S63175780A
Authority
JP
Japan
Prior art keywords
circuit
scan
signal
group
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62007442A
Other languages
English (en)
Other versions
JP2556017B2 (ja
Inventor
Masato Kawai
正人 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62007442A priority Critical patent/JP2556017B2/ja
Priority to US07/145,069 priority patent/US4894830A/en
Publication of JPS63175780A publication Critical patent/JPS63175780A/ja
Application granted granted Critical
Publication of JP2556017B2 publication Critical patent/JP2556017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理集積回路、特にＡＣ特性自己検査機構を有
する論理集積回路に関する。
〔従来の技術〕
従来、この種の論理集積回路は、検査容易性向上のため
に、スキャン／ぐスを設けて２回路検査時に直接回路の
内部状態を制御／観測できる構成になっているか、スキ
ャンパスをリニアフィードバックシフトレジスタ構成に
して回路自身で検査データを発生し出力を圧縮記憶する
ことができるような構成になっていた（例えば電子通信
学会誌第６７巻２号１９８−２０３頁参照）。
〔発明が解決しようとする問題点〕
上述の従来の検査容易な論理回路のうち、スキャンパス
を実装した回路では９回路内部のフリップフロップの値
を外部のテスタから直接書き込み読み出しができるため
１回路内部の特定の信号伝播経路を選び出してこの経路
を活性化させるような検査データを発生し、このデータ
を回路に与えることは容易に実行できる。しかし、この
活性化された経路に治っての信号伝播遅延を測定するよ
うな検査データはスキャンパスを用いて発生することが
できないという問題点があり、又スキャンパスを用いな
いで検査データが発生できたとしても、検査速度が外部
データの動作速度によって制限されるので、超高速の論
理集積回路においては。
遅延特性を正確に測定できないという問題点がある。
一方、スキャンパスをリニアフィードバックシフトレジ
スタとして構成させ、乱数発生により論理集積回路内部
の検査を行う回路では９回路自身の実行速度で検査を実
行できるという利点はあるものの１回路内部の特定の信
号経路を選択してこの経路を活性化させ、更に活性化さ
れた経路に溜っての信号伝播遅延を測定するような検査
データを発生することは現実的には不可能である。とい
う問題点がある。
本発明は活性化された線路上での信号伝播時間特性を被
検査回路の実動作環境と同一速度で検査できるような論
理集積回路を得ようとするものである。
Ｃ問題点を解決するための手段〕 本発明の論理集積回路はスキャンパスを用いて内部の組
合せ回路部に検査データを与えてＡＣＣジグ群、前記第
１のクロック信号を入力し周波数ヲ１／２に減じた分周
クロック信号を出力するクロック制御回路と、前記分周
クロック信号をカウントアツプするカウンタと、このカ
ウンタの出力を復号化するデコーダと、このデコーダの
出力全前記入力側スキャンフリップフロップ群の反転入
力に接続する制御線とを含む ことを特徴とするものである。
〔実施例〕
以下に２本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図ある。
この装置は被検査回路の組合せ回路部６と、この組合せ
回路部６の入力となる２通常データ入力。
スキャン入力、データ保持、データ反転の機能を有する
第１のスキャンフリップフロップ群１と。
第１のスキャンフリップフロップ群１への入力である第
１のクロック信号７と、第２のスキャンフリップフロッ
プ群１′への入力である第２のクロック信号７′と、第
１のクロック信号７を入力し２周波数を１／２に減った
分周クロック信号７ａを発するクロック制御回路２と、
このクロック制御回路２の出力する分周クロック信号を
入力するカウンタ３と、このカウンタ３の出力を入力す
るデコーダ４と、このデコーダ４の出力を第１のスキャ
ンフリップフロッグ群１０反転制御信号に伝える反転制
御線５と２組合せ回路部６の出力となり、第２のクロッ
ク信号７′を入力して組合せ回路部の出力を圧縮する機
能を持つ第２のスキャンフリップフロッグ群１′とを含
んでいる。なお第２のクロック信号７′は第１のクロッ
ク信号７よ９２組合せ回路部６の回路内容により予め定
めた時間（所定時間）だけ遅延している。
ＡＣ特性検査時には、まず第１のスキャンフリップフロ
ップ群１に組合せ回路部６内のいくつかの入力から出力
に至る信号経路を活性化する検査データをスキャンイン
する。
次に、データ保持／反転が有効になるモードで第１のク
ロック信号７を加えると、カウンタ３の出力は順次２ク
ロツク毎にカウントアツプされ。
更にデコーダ４によυデコードされる。従って第１のス
キャンフリップフロップ群１の反転制御入力に入ってい
る反転制御線５の値は、２クロツクの幅で順に１回だけ
アクティブ″１″になりていく。
この時、第１のスキャンフリップフロップ群１の値は、
デコーダの出力が２クロツク分″′１″になることから
、一旦値を反転し２次に旧位に復旧し。
以降はその値を取シ続ける。この値の反転はスキャンフ
リップフロッグについて重複しないで、且つ必ず起こす
ようにすることができる。
第２のスキャンフリップフロップ群１′を多入力リニア
フィードバックシフトレノスタとして構成し、対応する
第２のクロック信号７′を第１のクロック信号７よシ予
想される回路内信号伝播時間分ずらして与えることによ
シ、第２のスキャンフリップフロップ群１′に取シ込ま
れる信号を観測することで、与えられた回路がＡＣ特性
を満しているか否かの検査をすることが可能になる。又
、ビット幅の大きい多大カリニアフィードバックシフト
レジスタを用いることで、複数のパタンをシフトレジス
タに取シ込んでも、エラーの見逃し率は実用上無視でき
る範囲内ておさえることが可能である。なおこの出力側
のスキャンフリップフロップ群１′はこれに限られたも
のではなく、要は出力を圧縮する回路であればよい。
第２図は第１図における第１のスキャンフリップフロッ
グ群１の１ビツト分を示す回路図であシ。
フリップ７０ツブ１１と、モード切換信号１２と。
反転制御信号１３と、スキャン入力信号１４と。
スキャン制御信号１５と９通常データ入力信号１６と。
脚註路、ＯＲ回路、　ＮＯＴ回路から成る回路群１７と
からなっている。
第３図は第２図の回路の動作を示す図である。
第４図は第１図に示した実施例におけるＡＣ特性検査時
のデータの変化を示した図である。初期状態がスキャン
データ取込みモードで第１のスキャンフリップフロップ
１に設定された後、モードをデータ保持／反転が有効に
なるモードに切シ換え、第１のクロック信号を与えるこ
とでカウンタ３の出力は２クロツク毎に変化していく。
それに従ってデコーダ出力のいずれか１ビツトが１＃に
なる。その結果対応するスキャンフリップフロップの値
が反転、再反転と変化し、変化した検査バタンか順次組
合せ回路部６に供給される。
第５図は第１のクロック信号７を与えた時の。
クロック制御回路２の出力信号、カウンタの出力信号、
デコーダの出力信号の一部、及びスキャン７リツグフロ
ツノの出力変化の一部を示した波形図である。
〔発明の効果〕
以上説明したように９本発明はスキャンパスを用いて信
号伝播経路を活性化させる検査データを設定したのち、
その検査データの内容を順に１ビツトずつ反転、再反転
させることによシ、活性化された経路上での信号伝播時
間特性を被検査回路の実動作環境と同一速度で検査でき
るという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例のブロック図、第２図は第１
図における第１のスキャンフリップフロップの１ビツト
分を詳細に示した回路図、第３図は第２図の７リツプフ
ロツプの動作を定義した図。 第４図は第１図の実施例におけるデータの流れを示した
図、第５図は第１図の実施例において検査をした時の信
号波形の一部を示す波形図である。 信号の説明＝１及び１′は第１及び第２のスキャンフリ
ップフロップ群、２はクロック制御回路。 ３はカウンタ、４はデコーダ、５は反転制御線。 ６は組合せ回路部、７は第１のクロック信号。 ７ａは分周クロ、り信号、７′は第２のクロック信号、
１１はフリップフロ、プをそれぞれあられしている。

Claims (1)

  1. 【特許請求の範囲】 １、スキャンパスを用いて内部の組合せ回路部に検査デ
    ータを与えてＡＣ特性検査を行うことのできる論理集積
    回路において、前記組合せ回路部の入力側の回路構成が
    、第１のクロック信号を用いて通常データ入力、スキャ
    ン入力、データの保持と反転を行うスキャンフリップフ
    ロップ群と、前記第１のクロック信号を入力し周波数を
    １／２に減じた分周クロック信号を出力するクロック制
    御回路と、前記分周クロック信号をカウントアップする
    カウンタと、このカウンタの出力を復号化するデコーダ
    と、このデコーダの出力を前記入力側スキャンフリップ
    フロップ群の反転入力に接続する制御線とを含む ことを特徴とする論理集積回路。
JP62007442A 1987-01-17 1987-01-17 論理集積回路 Expired - Lifetime JP2556017B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62007442A JP2556017B2 (ja) 1987-01-17 1987-01-17 論理集積回路
US07/145,069 US4894830A (en) 1987-01-17 1988-01-19 LSI chip with scanning circuitry for generating reversals along activated logical paths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62007442A JP2556017B2 (ja) 1987-01-17 1987-01-17 論理集積回路

Publications (2)

Publication Number Publication Date
JPS63175780A true JPS63175780A (ja) 1988-07-20
JP2556017B2 JP2556017B2 (ja) 1996-11-20

Family

ID=11665963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62007442A Expired - Lifetime JP2556017B2 (ja) 1987-01-17 1987-01-17 論理集積回路

Country Status (2)

Country Link
US (1) US4894830A (ja)
JP (1) JP2556017B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189675A (en) * 1988-06-22 1993-02-23 Kabushiki Kaisha Toshiba Self-diagnostic circuit for logic circuit block
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US5043986A (en) * 1989-05-18 1991-08-27 At&T Bell Laboratories Method and integrated circuit adapted for partial scan testability
US5056094A (en) 1989-06-09 1991-10-08 Texas Instruments Incorporated Delay fault testing method and apparatus
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JPH0770573B2 (ja) * 1989-07-11 1995-07-31 富士通株式会社 半導体集積回路装置
US5048021A (en) * 1989-08-28 1991-09-10 At&T Bell Laboratories Method and apparatus for generating control signals
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
JP3199372B2 (ja) * 1990-09-10 2001-08-20 株式会社日立製作所 論理回路
JPH04195639A (ja) * 1990-11-28 1992-07-15 Teijin Seiki Co Ltd 多重プロセッサシステム及びその出力管理方法
EP0487941A3 (en) * 1990-11-30 1992-08-05 Siemens Aktiengesellschaft Testable integrated circuit and associated circuitry
JP3265614B2 (ja) * 1991-04-16 2002-03-11 松下電器産業株式会社 検査系列生成方法
US5291495A (en) * 1991-07-12 1994-03-01 Ncr Corporation Method for designing a scan path for a logic circuit and testing of the same
US5416784A (en) * 1991-10-28 1995-05-16 Sequoia Semiconductor Built-in self-test flip-flop with asynchronous input
US5533032A (en) * 1991-10-28 1996-07-02 Sequoia Semiconductor, Inc. Built-in self-test global clock drive architecture
US5590135A (en) * 1991-11-20 1996-12-31 Lucent Technologies Inc. Testing a sequential circuit
JP2817486B2 (ja) * 1991-11-29 1998-10-30 日本電気株式会社 論理集積回路
US5522063A (en) * 1993-09-27 1996-05-28 Nec Usa, Inc. Method of finding minimum-cost feedback-vertex sets for a graph for partial scan testing without exhaustive cycle enumeration
US5663965A (en) * 1995-10-06 1997-09-02 International Business Machines Corp. Apparatus and method for testing a memory array
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5671235A (en) * 1995-12-04 1997-09-23 Silicon Graphics, Inc. Scan chain for shifting the state of a processor into memory at a specified point during system operation for testing purposes
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6260164B1 (en) * 1998-07-31 2001-07-10 International Business Machines Corporation SRAM that can be clocked on either clock phase
US6324664B1 (en) * 1999-01-27 2001-11-27 Raytheon Company Means for testing dynamic integrated circuits
US6519724B1 (en) * 1999-03-22 2003-02-11 Koninklijke Philips Electronics N.V. Communication systems, circuits, circuit systems and methods of operating a circuit
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
KR100393217B1 (ko) * 2001-03-09 2003-07-31 삼성전자주식회사 메모리장치들과 데이터 버퍼를 동일한 클럭 주파수로동작시키기 위한 제어 회로를 구비하는 메모리 모듈
US6757856B2 (en) * 2001-06-29 2004-06-29 International Business Machines Corporation Apparatus and method for hardware-assisted diagnosis of broken logic-test shift-registers
KR101047533B1 (ko) * 2007-02-23 2011-07-08 삼성전자주식회사 멀티 페이즈 스캔체인을 구동하는 시스템온칩과 그 방법
US8543876B1 (en) * 2010-06-18 2013-09-24 Altera Corporation Method and apparatus for serial scan test data delivery
US8495443B1 (en) * 2011-05-31 2013-07-23 Apple Inc. Secure register scan bypass
US9891279B2 (en) * 2013-06-17 2018-02-13 Stmicroelectronics International N.V. Managing IR drop

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
JPS5618766A (en) * 1979-07-26 1981-02-21 Fujitsu Ltd Testing apparatus for logic circuit
GB2133908B (en) * 1983-01-12 1986-08-06 Nat Res Dev Digital polarity correlator
JPH07119789B2 (ja) * 1983-02-04 1995-12-20 株式会社日立製作所 半導体集積回路装置及びその診断方法
US4588944A (en) * 1983-06-13 1986-05-13 Sperry Corporation Fully scan-set testable embedded edge-triggered dual D and J-K flip-flops through testing as inverter strings
US4580137A (en) * 1983-08-29 1986-04-01 International Business Machines Corporation LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control
US4554664A (en) * 1983-10-06 1985-11-19 Sperry Corporation Static memory cell with dynamic scan test latch
JPH0668732B2 (ja) * 1984-11-21 1994-08-31 株式会社日立製作所 情報処理装置のスキヤン方式
ATE84165T1 (de) * 1985-10-15 1993-01-15 Sony Corp Logische schaltung mit zusammengeschalteten mehrtorflip-flops.
US4701920A (en) * 1985-11-08 1987-10-20 Eta Systems, Inc. Built-in self-test system for VLSI circuit chips
US4680761A (en) * 1986-01-30 1987-07-14 Burkness Donald C Self diagnostic Cyclic Analysis Testing System (CATS) for LSI/VLSI
US4718065A (en) * 1986-03-31 1988-01-05 Tandem Computers Incorporated In-line scan control apparatus for data processor testing
US4780874A (en) * 1987-04-20 1988-10-25 Tandem Computers Incorporated Diagnostic apparatus for a data processing system

Also Published As

Publication number Publication date
US4894830A (en) 1990-01-16
JP2556017B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
JPS63175780A (ja) 論理集積回路
US3784907A (en) Method of propagation delay testing a functional logic system
US5090035A (en) Linear feedback shift register
KR960005606B1 (ko) 저 대역폭 검사 장비 및 프로브 스테이션을 사용하여 디지탈 마이크로회로의 단순 및 정확한 에이씨(ac) 검사를 제공하는 내장 검사 회로 및 속도 검사 방법
US4074851A (en) Method of level sensitive testing a functional logic system with embedded array
US6510534B1 (en) Method and apparatus for testing high performance circuits
US5056094A (en) Delay fault testing method and apparatus
US7246287B1 (en) Full scan solution for latched-based design
US11519961B2 (en) Extended JTAG controller and method for functional debugging using the extended JTAG controller
US6173428B1 (en) Apparatus and method for testing using clocked test access port controller for level sensitive scan designs
US5905737A (en) Test circuit
US4876501A (en) Method and apparatus for high accuracy measurment of VLSI components
US5425035A (en) Enhanced data analyzer for use in bist circuitry
US5039939A (en) Calculating AC chip performance using the LSSD scan path
US5815105A (en) Analog-to-digital converter with writable result register
JPS63175781A (ja) 論理集積回路
JPH0210178A (ja) 論理回路
JP2785506B2 (ja) スキャン用回路
JPH0136597B2 (ja)
JPH01210875A (ja) プリスケーラのテスト方法
CA1306496C (en) Method and apparatus for high accuracy measurement of vlsi components
JPS6373170A (ja) 論理集積回路
Wang et al. A design-for-diagnosis technique for diagnosing both scan chain faults and combinational circuit faults
KR20020062647A (ko) 일정 로직 값 조작 스캔 테스트 체인, 일정 로직 값 스캔테스트 조작 회로 및 일정 로직 값 스캔 테스트 조작 방법
JP3698269B2 (ja) Ｌｓｉのディレイ測定方法